SU1476613A1 - Устройство дл преобразовани сигнала в коде СМ1 - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и технике св зи. Его использование в системах передачи информации позвол ет повысить быстродействие устройства, которое содержит триггеры 1-5. Благодар  введению триггера 6 и соответствующим соединени м из устройства исключаютс  логические элементы, что и позвол ет подн ть верхнюю граничную частоту. 2 ил.

Description

4ь J

СЭ О5

Фиг. 4

1

Изобретение относитс  к вычислительной технике и технике св зи и может быть использовано в системах передачи информации.

Цель изобретени  - повышение быс родействи .

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - временные диаграммы сигналов.

Устройство содержит первый - шее той триггеры 1-6. Первые и вторые D-входы третьего и п того триггеров 3S 5 объединены по схеме ИЛИ. На Фиг. 1 обозначены информационный вход 7, пр мой и инверсный тактовые входы 8,9,

Рее триггеры 1-6 срабатывают по перепаду из О в ) сигнала на своем С-входе.

Устройство дл  преобразовани  сигнала в коде CMI работает следующим образом.

Сигнал в коде CMI поступает на вход 7 устройства (фиг. 2а), а на

входы 9 и 8 подаютс  инверсна  и пр - 25 пр мого тактового сигнала. При этом

ма  тактовые последовательнос-ти (фиг. 2 6, в) .

На пр мом выходе триггера 1 по вл етс  Сигнал, в котором содержитс  информаци  о длительных нулевых импульсах (фиг. 2г). Этот сигнал поступает на D-вход триггера 3. Инверсный к нему сигнал (фиг. 2А) с инверсного выхода триггера 1 поступает на D-вход триггера 5. При тактировании сигнала в коде CHI (фиг. 2 о) инверсным тактовым сигналом (фиг. 2§) на выходе триггера 2 по вл етс  сигнал, содержащий информацию о длительных единичных импульсах (фиг. 2Ј) , который поступает на D-вход триггера 4.

На фиг. 2 а штриховой линией показан ложный импульс (ошибка), на фиг. 2е м - его преобразование. Триггер 4 служит дл  временной прив зки сигнала с триггера 2 (фиг. 2с) к фронтам пр мого тактового сигнала. Сигнал с пр мого выхода триггера 4 (фиг. 2х) поступает на D-вход триггера 5, а его инверси  (фиг. 2 ,) - на D-вход триггера 3. В триггере 3 производитс  логическое сложение сигналов , изображенных на фиг. 2 г и j.. На инверсном выходе триггера 3 при этом формируетс  сигнал, показанный на фиг. 2 п. В триггере 5 происходит логическое сложение двух сигналов (фиг„ 2 А и-к ) с одновременным тактированием . На инверсном выходе триг10

«

766132

гера 5 при этом формируетс  сигнал, изображенный на фиг. 2 к. На D-вход триггера 6 поступает сигнал (фиг. 2), представл ющий логическую сумму сигналов с выходов триггера 3 и триггера 5 (фиг. 2 и , к). Триггер 6 служит цл  повышени  помехоустойчивости Устройства при преобразовании сигнала в коде СЫ1 и инвертировании сигнала , поступающего на его D-вход. Сигнал с выхода триггера 6 (фиг. 2м), сдвинутый относительно сигнала на входе 7 (фиг. 2а) на два такта, поступает на выход устройства.

Рассматриваемое устройство не содержит логических элементов и его быстродействие определ етс  только быстродействием триггеров. В наихудших по быстродействию услови х находитс  триггер 4, так как на его D-вход поступает сигнал, полученный в результате тактировани  инверсным тактовым сигналом, а синхронизаци  его работы осуществл етс  фронтом

15

20

верхн   гранична  частота работы устройства определ етс  только минимально допустимыми временами запаздывани  и опережени  фронта сигнала на его D-входе по отношению к фронту на С-входе и не зависит от задержки сигнала в логических элементах.

Claims (1)

1. Формула изобретени 

   Устройство дл  преобразовани  сигнала в коде CMI, содержащее первый - п тый триггеры, информационный вход первого триггера  вл етс  информадионным входом устройства, входы синхронизации первого и второго триггеров  вл ютс  соответственно пр мым и инверсным тактовыми входами устройства , пр мые выходы первого и четвертого триггеров соединены с первыми информационными входами соответственно третьего и п того триггеров, отличающеес  тем, что, с целью повышени  быстродействи , в

   устройство введен шестой триггер, вход синхронизации которого объединен с входами синхронизации третьего - п того триггеров и подключен к пр мому тактовому входу устройства,

   информационный вход второго триггера подключен к информационному входу устройства, пр мой выход второго триггера соединен с информационным входом четвертого триггера, инверсные выходы первого и четвертого триггеров соединены с вторыми информационными входами соответственно п того и третьего триггеров, инверсные выхоа 5 6 г д

   е ж 5 и к

   А м

   ды которых объединены и подключены к информационному входу шестого триггера, выход которого  вл етс  выходом устройства.

   г----1

   г 1

   Фиг. 1