SU1141580A1 - Устройство дл преобразовани кода цифрового сигнала - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА ЦИФРОВОГО СИГНАЛА, содержащее JK-триггер, 3-вход которого  вл етс  входом устройства и через инвертор подключен к К-входу,ЗК-триггера , С-вход которого  вл етс  вторым входом устройства,.а инверсный выход ЗК-триггера подключен к первому входу первого элемента И-НЕ выход которого подключен к первому входу элемента НЕ-ИЛИ, ic второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемент И-НЕ, а выход элемента НЕИЖ подключен к С-входу выходного , D-триггера, инверсный выход которого подключен к В-входу выходного D-триггера, отличающеес  тем, что с целью повышени  помехоустойчивости , в него введены первый, второй и третий В-триггеры, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и S-входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, fc первому.входу которого и первому входу элемента ИЛИ-НЕ подключен пр мой выход третьего D-триггера , а выход Т-триггера подключен к первому входу элемента ИЛИ, выход которого подключен к второму входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора , при этом к Г -входу первого D-триггера и второму входу элемента ИЛИ-НЕ подключен пр мой выход DKтриггера ,С-вход которого объединен с С-входом второго D-триггера, с третьим входом элемента ШШ-НЕ, первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого Б-триггера, С-вход которого объединен с С-входом третьего D-триггера и  вл етс  третьим входом устройства, а пр мой выход первого 5 -триггера подключен к второму СП входу третьего элемента И-НЕ иС 00 ходу второго D-триггера,.пр мой которогоподключен к В-входу третьего D -триггера, третьему входу третьего элемента И-НЕ и четвертому входу элемента ИЛИ-НЕ, выход которого подключен к второму входу первого элемента И-НЕ.

Description

-1 Изобретение относитс  к технике св зи и ножет быть использовало как устройство преобразовани  цифрового сигнала линейного тракта, Известно устройство дл  записи и воспроизведени  цифрового сигнала, содержащее три элемента И, первые входы которых объединены, а вторые входы элементов И  вл ютс  соответственно первым,вторым и входами устройства, а выходы элементов И подключены ко входам элемента ИЛИ, выход которого непосредственно и через линию задержки подключен ко входам выходного Т-триггера tiL Однако данное устройство дл  записи и воспроизведени  цифрового сиг нала обладает низкой помехоустойчивостью . Наиболее близким к изобретению техническим решением  вл етс  устрой ство дл  преобразовани  кода цифрового сигнала, содержащее ЛК-триггер, 0-вход которого  вл етс  входом устройства и через инвертор подключен к К-входу К-триггера, С-вход которого  влйетс  вторым входом устройства а инверсный выход ЭК-триггера подключен к первому входу первого элемента И-НЕ, выход которого подключен к первому входу элемента НБ-ИШ, к второму входу которого подключен выход второго элемента И-НЕ, к перво му входу которого подключен выход тр тьего элемента И-НЕ, а выход элемента НЕ-ШШ подключен к С-Входу выход ного D-триггера, инверсный выход которого подключен к D-входу выходного D-триггера,. а также второй и третий ЗК-триггеры, четвертый и п тый элементы И-НЕ и второй и третий инверто ры, при этом выход второго элемента И-НЕ через второй инвертор подключен к С-входу третьего ЗК-триггера, 3 и К-входы которого объединены, а к R-входу третьего ЗК-триггера подключен выход четвертого элемента И-НЕ, первый вход которого объединен с пер вым входом второго элемента И-НЕ и С-входом второго ОК-триггера и  вл етс  третьим входом устройства, а выход первого инвертора подкхвочен к второму входу первого элемента И-НЕ и первому входу третьего элемента И-HEs, к второму и третьему входам которого подключены соответственно пр мые выходы второго и третьего 0 ЭК-триггеров, при этом выход третьего элемента И-НЕ через третий инверjTop подключен к первому вхрду п того элемента И-НЕ, к третьему входу торого и третьему вхоДу второго-элеТ ента И подключен пр мой выход первого ЗК-триггера, С-вход которого объединен с третьим входом первого элемента И-НЕ и третьим входом п того элемента И-НЕ, выход которого под ключей к R,-входу второго ЭК-триггера, к 3 и К-входам которого и второму входу четвертого элемента И-НЕ подключен инверсный выход первого ЭКтриггера 23. Однако известное устройство дп  преобразовани  кода цифрового сигнала обладает низкой помехоустойчивостью . Цель изобретени  - повьшение помехоустойчивости . Дл  достижени  цели в устройство дл  преобразовани  кода цифрового сигнала, содержащее ЗК-тригге, Э вход которого  вл етс  входом устройства и через инвертор подключен к К-входу JK-триггера, С-вход которого  вл етс  вторым входом устройства , а инверсный выход DK-триггера подключен к первому входу первого элемента И-НЕ, выход которого подключен к первому входу элемента НЕ-ИЛИ, к второму входу-которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элемента НЕ-ИЛИ подключен к С-входу выходного D -триггера, инверсный выход которого подключен кГ -входу выходного D -триггера, введены первый, второй и третийD-триггеры, элемент ШШ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и 5-входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, к первому входу которого и первому входу элемента ИЛИ-НЕ подключен пр мой выход третьего D-триггера, а выход Т-триггера подключен к первому входу элемента ИЛИ, выход которого подключен к вторсжу входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора, к Л-входу первого D -триггера и второму входу элемента ИЛИ-НЕ подклаочен пр мой выход ЗК-триггера, С-вход которого объединен с С-входом второго B-rTpHr

гера, с третьим входом элемента ИЛИНЕ первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого Г-триггера, С-вход которого объединен с С-входом третьего D-триггера и  вл етс  третьим входом устройства, а пр мой выход первого)-триггера подключен к второму входу третьего элемента ч И-НЕ Ир-входу второго D-триггера, пр мой вькод которого подключен к р-входу третьего В-триггера, третье-т иу входу третьего эпемента ИПИ-НЕ и четвертому входу элемента ИЛИ-НЕ выход которого подключен к вторсжу входу первого элемента И-НЕ.

На фиг. 1 представлена структурна электрическа  схема устройства дл  преобразовани  кода цифрового сигнала- , на фиг. 2 - временные диаграммы, по сн ю1цие его работу.

Устройство дл  преобразовани  кода цифрового сигнала содержит,инвертор 1, ЭК-триггер 2, первый 3, второй 4 и третий 5 D-тригге1мл, первый 6, второй 7 и третий 8 элементы И-НЕ элемент ИЛИ-НЕ 9, элемент И 10, Ттриггер 11, элемент 1ШИ 12, элемент НЕ-ЙЛИ 13, выходной D-триггер 14, . Устройство дп  преобразовани  кода цифрового сигнала работает следующим образом.

На первый вход устройства подаетс информационный.цифровой сигнал, подлежащий преобразование. На второй вход устройства подаетс  сигнал, равный инверсной хронирующей частоте (фиг. 26). На третий вход устройства подаетс .сигнал пр мой хронирукщей частоты, ЗК-триггер 2, первый 3, вто рой 4 и третий 5 В -триггеры, а такж инвертор 1 осуществл ют сдвиг информационного сигнала в общей сложности на два с половиной тактовых интервал ( фиг, 2 а,в,г,д,е). Логический элемент ИЛИ-НЕ 9 осуществл ет выделение

№1пульсов, соответствующих по влению информационного сигнала с нулевыми последовательност ми С, начина  со второго тактового интервала (фиг.2ж). Первый логический элемент И-НЕ 6 обеспечивает устранени  ложных импульсов , которые могут образоватьс  во врем  работы устройств на предельно допустимой скорости поступлени  информационного сигнала (фиг, 2м). Третий логический элемент И-НЕ 8 предназначен дл  выделени  импульсов (фиг. 2и), соответствующих по влению информационного сигнала с единичной последовательностью. Логический элемент И 10 вьщел ет импульсы (фиг. 2к), соответствующие по влению первого логического нул  после единичного потенциала в информационном сигнале С. На выходе Т-триггера

11формируетс  сигнал |(фиг. 2л), предназначенный дл  устранени  четного импульса в последовательности m (фиг. 2и),

С помощью логического элемента ИЛИ

12осуществл етс  окончатехшное формирование импульса запрета прохождени  четной логической единицы (фиг. 2з). Второй логический элемент И-НЕ 7 на выходе имеет цифровой сигнал (фиг. 2о) с искаженным четным импульсом . Логический элемент НЕ-ИЛИ 13 производит объединение потоков цифоо1ВЫХ сигналов с выхода первого логического элемента И-НЕ 6 (фиг. 2и) и-с выхода второго логического элемента И-НЕ 7 (фиг. 2о). Объединенный поток (фиг. 2н) поступает с выхода логического элемента НЕ-ШШ 13 на счетный вход D-триггера, на выходе которого

и по вл етс  требуемый цифровой сигнал (фиг. 2п),

Таким образом, устройство дл  преобразовани  кода цифрового сигнала обеспечивает вЕлсокую помехоустойчивость .

Фиг:1

njijijijarurnj

Фиг. 2

Claims (1)

1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДА ЦИФРОВОГО СИГНАЛА, содержащее JK-триггер, 3-вход которого является входом, устройства и через инвертор подключен к К-входу.ЗК-трйггера, С-вход которого является вторым входом устройства, а инверсный выход ЗК-триггера подключен к первому входу первого элемента И-НЕ выход которого подключен к первому входу элемента HE-ИЛИ, й второму входу которого подключен выход второго элемента И-НЕ, к первому входу которого подключен выход третьего элемента И-НЕ, а выход элемента НЕИЛИ подключен к С-входу выходного , D-триггера, инверсный выход которого подключен к D-входу выходного D-триггера, отличающееся тем, что с целью повышения помехоустойчивости, в него введены первый, второй и третийD-триггеры, элемент

   ИЛИ-НЕ, элемент И, элемент ИЛИ и Т-триггер, к С-входу и S-входу которого подключены соответственно выход третьего элемента И-НЕ и выход элемента И, к первому.входу которого и первому входу элемента ИЛИ-НЕ подключен прямой выход третьего D-триггера, а выход Т-триггера подключен к первому входу элемента ИЛИ, выход которого подключен к второму входу второго элемента И-НЕ, а второй вход элемента ИЛИ объединен с входом инвертора, при этом к D -входу первого D-триггера и второму входу элемента ИЛИ-НЕ подключен прямой выход ЗКтриггера,С-вход которого объединен с Т-входом второго D-триггера, с третьим входом элемента ИЛИ-НЕ, первым входом третьего элемента И-НЕ и вторым входом элемента И, к третьему входу которого подключен инверсный выход первого D-триггера, С-вход которого объединен с С-входом третьего D-триггера и является третьим входом устройства, а прямой выход первого D -триггера подключен к второму входу третьего элемента И-НЕ иЦ(Входу второгоD-триггера, .прямой вы*ход которого'подключен кD -входу третьего D -триггера, третьему входу третьего элемента И-НЕ и четвертому входу элемента ИЛИ-НЕ, выход которого подключен к второму входу первого элемента И-НЕ.

   -1 1141580