SU1474849A1 - Преобразователь код-частота - Google Patents
Преобразователь код-частота Download PDFInfo
- Publication number
- SU1474849A1 SU1474849A1 SU874255014A SU4255014A SU1474849A1 SU 1474849 A1 SU1474849 A1 SU 1474849A1 SU 874255014 A SU874255014 A SU 874255014A SU 4255014 A SU4255014 A SU 4255014A SU 1474849 A1 SU1474849 A1 SU 1474849A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- converter
- output
- adder
- input
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формировател сетки частот. Цель изобретени - повышение надежности за счет упрощени преобразовател . Преобразователь содержит накапливающий сумматор по модулю М, состо щий из сумматора, регистра, комбинационного сумматора и управл емого преобразовател кода режима М/ из пр мого в дополнительный/, инвертор и выходной формирователь импульсов. Поставленна цель достигаетс заменой цифрового компаратора инвертором, при этом преобразователь формирует синхронные пачки импульсов с периодом М, средн частота которых пропорциональна входному коду. 1 ил.
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах обработки и передачи информации, а также в измерительной технике в качестве формировател равномерной сетки частот .
Цель изобретени - повышение надежности за счет упрощени преобразовател .
На чертеже приведена структурна электрическа схема преобразовател .
Преобразователь содержит сумматор 1, регистр 2, инвертор 3, комбинационный сумматор 4, преобразователь 5 кода, формирователь 6 импульсов, шину 7 тактировани , шины 8 входного кода, шины 9 кода режима и выходную шину 10.
Преобразователь работает следующим образом.
(Л
с:
На шины 8 подаетс входной код Nx, на шины 9 - код режима М, на шину 7 тактировани - импульсный сигнал с частотой f0. Пусть в регистре 2 в начальный момент времени записан, например, нулевой код. На выходе инвертора 3 при этом установлен уровень логической единицы, который поступает на инЛормационный вход выходного формировател 6 и на тактируемый вход преобразовател 5 кода. На выходе преобразовател 5 кода по вл етс код, равный числу минус М, представленному в дополнительном коде , который в комбинационном сумматоре 4 алгебраически суммируетс с входным кодом Nx, а в сумматоре 1 - еще и с выходным кодом регистра, в данном примере - нулевым, в результате чего по импульсу тактового сигнала в выходную последоватепьность
00 .Ј СО
ходит импульс, вырабатываемый выходным формирователем 6 импульсов, и через врем , определ емое задержкой регистра 2, в него записываетс код Ny-M. Этот код соответствует отрицательному числу, записанному в дополнительном коде, так как дл работы преобразовател необходимо обеспечить
N v Ј 2
М,
где Nx т входной код;
1 разр дность входного кода;
М - код режима. При этом n-й знаковый разр д регистра 2 содержит единицу и на выходе инвертора 6 присутствует нулевой уровень, импульс в выходную последовательность не проходит, а преобразователь 5 кода блокирован так, что на его выходе присутствует нулевой код. На выходе комбинационного сумматора 4 присутствует код Nx. Код на выходе сумматора 1, который превосходит код, записанный в регистре, на величину Nx, в следующем такте записываетс в регистр. Этот процесс пов- .тор етс до тех пор, пока код в регистре не станет положительным или нулевым. В последнем случае знаковый разр д кода регистра становитс нулевым , и повтор етс начальный такт.
Таким образом, накопление содержимого регистра 2, формирование еди- ничного уровн на выходе инвертора 3 и формирование выходного сигнала происход т циклически. При этом в каждо
такте происходит суммирование содержимого регистра с N х по модулю М с перенесением вычислений в отрицательную область.
Код регистра вычисл етс по формуле
Г Nv при Ln, 0;
L t - L т,- М
I NX-M при L „„, О,
где L „ - код регистра в n-м такте.
Период повторени пачек импульсов можно определить по формуле /
гр „
М
нод1м,йх)
5
где НОД (М, NX) - наибольший общий делитель чисел М и Nx.
Усредненна частота за период Т дл выходных импульсов преобразовател равна
f вы -jj- NxФормула изобретени
Преобразователь код-частота, содержащий сумматор, первые входы которого подключены к соответствующим выходам разр дов регистра, тактируемый вход которого объединен с тактируемым входом формировател импульсов и вл етс шиной тактировани , а информационные входы соединены с соответствующими выходами сумматора, вторые входы которого соответственно подключены к выходам комбинационного сумматора, первые входы которого вл ютс шиной входного кода, а вторые входы подключены к соответствующим выходам преобразовател кода, информационные входы которого вл ютс шиной кода режима, а тактируемый вход объединен с информационным входом формировател импульсов, выход которого вл етс выходной шиной, отличающийс тем, что, с целью повышени надежности за счет упрощени преобразовател , в него введен инвертор, вход которого соединен с выходом старшего знакового разр да регистра, а выход соединен с информационным входом формировател импульсов.
Claims (1)
- Формула изобретенияПреобразователь код - частота, содержащий сумматор, первые входы которого подключены к соответствующим выходам разрядов регистра, тактируемый вход которого объединен с тактируемым входом формирователя импульсов и является шиной тактирования, а информационные входы' соединены с соответствующими выходами сумматора, 30 вторые входы, которого соответственно подключены к выходам комбинационного сумматора, первые входы которого являются шиной входного кода, а вторые входы подключены к соответствующим 25 выходам преобразователя кода, информационные входы которого являются шиной кода режима, а тактируемый вход объединен с информационным входом формирователя импульсов, выход 40 которого является выходной шиной, отличающийся тем, что, с целью повышения надежности за счет упрощения преобразователя, в него введен инвертор, вход которого соемуле ' Nx при L < 0;„ N Х-М при L и., > 0,45 дине.н с выходом старшего знакового разряда регистра, а выход соединен с информационным входом формирователя импульсов.I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874255014A SU1474849A1 (ru) | 1987-04-27 | 1987-04-27 | Преобразователь код-частота |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874255014A SU1474849A1 (ru) | 1987-04-27 | 1987-04-27 | Преобразователь код-частота |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1474849A1 true SU1474849A1 (ru) | 1989-04-23 |
Family
ID=21308119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874255014A SU1474849A1 (ru) | 1987-04-27 | 1987-04-27 | Преобразователь код-частота |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1474849A1 (ru) |
-
1987
- 1987-04-27 SU SU874255014A patent/SU1474849A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 966890, кл. Н 03 М 1/86, 1981. Авторское свидетельство СССР № 1167736, кл. Н 03 М 1/86, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1474849A1 (ru) | Преобразователь код-частота | |
SU1661981A1 (ru) | Умножитель частоты следовани импульсов | |
SU1256162A1 (ru) | Генератор М-последовательности | |
SU1238212A1 (ru) | Генератор периодического напр жени | |
SU871339A1 (ru) | Делитель частоты следовани импульсов | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU1108442A1 (ru) | Функциональный преобразователь | |
SU1285602A1 (ru) | Устройство формировани блочного балансного троичного кода | |
SU1575174A1 (ru) | Устройство дл умножени двух @ -разр дных чисел | |
SU1279058A2 (ru) | Умножитель частоты следовани импульсов | |
SU993260A1 (ru) | Устройство дл логического управлени | |
SU678659A1 (ru) | Генератор импульсов | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
SU1509886A1 (ru) | Устройство умножени частоты | |
SU984057A1 (ru) | Делитель частоты импульсов | |
SU1405110A1 (ru) | Реверсивный счетчик импульсов | |
RU2092973C1 (ru) | Преобразователь код - частота | |
SU1027714A1 (ru) | Преобразователь параллельного кода в число-импульсный код | |
SU1092719A1 (ru) | Преобразователь кода во временной интервал | |
SU1651280A1 (ru) | Устройство дл вычислени функции арксинуса | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU1163334A1 (ru) | Устройство дл вычислени отношени временных интервалов | |
SU1166173A1 (ru) | Устройство дл цифровой магнитной записи в двоично-дес тичном коде | |
SU1244795A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU752768A1 (ru) | Генератор псевдослучайных последовательностей импульсов |