SU1451686A1 - Устройство дл возведени в квадрат - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет выполн ть операцию возведени  в квадрат операнда, поступающего на вход устройства в последовательном коде. Цель изобретени  - упрощение устройства . Устройство содержит регистр 1, в который вдвигаютс  разр ды операнда , элементы И первой 2 и второй 3 групп, вычисл ющие: конъюнкции с одинаковыми в такте весовыми функци ми соответственно.нечетных и четных разр дов произведени , одноразр дные сумматоры 4 и 5, складывак цие конъюнкции с вькодов соответственно первой 2 и второй 3 групп элементов И, а также значени  разр дов переноса с выходов,сумматоров 4. и 5, задержанные на необходимое количество тактов на регистре 7, коммутатор 6, подключающий на выход устройства значени  разр дов произведени  с выходов суммы сумматоров 4 и 5 соответственно в. первых и вторых половинах тактов работы устройства. 2 ил.. i (Л

Description

Изобретение относитс  к вьтисли- тельной технике и может быть использовано в специализированных и универсальных ЭВМ.

Цель изобретени  - упрощение устройства .

На фиг, 1 представлена структурна  схема устройства дл  случа  возведени  в квадрат 8-разр дного аргумента (); на фиг. 2 - временные диаграммы, по сн ющие работу устройства.

На фиг, 1 и 2 обозначены регистр 1 операнда, элементы И 2,1-2,Л первой группы, элементы И 3,1-3.3 второй группы, первый 4 и второй 5 сумматоры , коммутатор 6, регистр 7, ин формационньй вход 8, синхровход 9, .вход 10 сброса и выход 11 устройства .

Устройство работает следующим образом.

На синхровход 9 устройства поступают синхроимпульсы СИ типа меандр, тактирующие работу устройства . На вход 10 сброса устройства поступает импульс, обнул ющий регистр 1 операнда и регистр 7,

На информационный вход 8 устройства с частотой следовани  синхроимпульсов СИ поступают разр ды операнда (начина  с первого младшего ) , Эти разр ды вдвигаютс  в регистр 1 операнда под действием синхроимпульсов СИ, обеспечива  выработку на выходах регистра 1 последовательностей разр дов операнда в. соответствии с указанными на фиг. 2 временными диаграммами. Числа на временных диаграммах выходов регистра 1 определ ют номера разр дов операнда. При э-том на выходах элементов И первой и второй групп формируютс  последовательности конъюнкций четными нечетными весовыми функци ми соответственно.

Последовательности конъюнкций обозначены на соответствующих временных , диаграммах двухразр дными кодами. Первый и второй разр ды кодов указывают на разр ды операнда, над которыми выполн етс  операци  умножени  на данном элементе И группы,Конъюнкции на выходах элементов И одной группы имеют в такте одинаковые весомые функции соответственно с четными и нечетньми сте

4516862

пен ми дл  первой и второй групп элементов И,

Первый А и второй 5 одноразр дные с сумматоры складывают в каждом

такте конъюнкции с одинаковыми весовыми функци ми, а также значени ми посчитанных ранее разр дов переносов сумматоров 4 и 5, задержанных

Q на регистре 7.

При этом на выходах суммы первого 4 и второго 5 одноразр дных сумматоров вырабатываютс  соответственно нечетные и четные разр ды про15 изведен  . Эти разр ды поступают на первый и второй информационные входы коммутатора. 6,который под действием синхросигналов СИ (типа меандр), поступающих на его управл ющий вход,

20 транслирует на выход 11 устройства разр ды произведени  в естественном пор дке их следовани . На. временной диаграмме, иллюстрирующей изменени  выхода 11 устройства показаны весо25 вые функции разр дов произведени . Разр д с весовой функцией 2 всегда определ етс  с нулевым значением.

Коммутатор 6 состоит из двух элементов И и элемента ИЛИ, причем

3Q первые входы элементов И  вл ютс  соответственно первым и вторым информационными входами коммутатора , инверсный второй вход первого элемента И объединен с пр мым входом второго элемента И и  вл етс 

35 управл ющим входом коммутатора, выходы элементов И соединены с входами элемента ИЛИ, выход которого  вл етс  выходом коммутатора.

Claims (1)

1. 40 Формула изобретени 

   Устройство дл  возведени  в квад- 5 рат, содержащее регистр операнда, первую и вторую группы элементов И, первьй сумматор и регистр, причем выходы разр дов с первого по четвертый регистра операнда соединены с первыми входами соответствующих элементов И первой группы, выходы которых соединены соответственно с первым, вторым, третьим и четвертым входами первого сумматора, вход управлени  сдвигом регистра операнда подключен к синхровходу устройства , отличающеес  тем, что, с целью упрощени , оно содержит второй сумматор и коммутатор.

   причем информационньш вход регистра операнда  вл етс  информационным входом устройства, синхровход которого подключен к управл ющему входу коммутатора и сийхровходу регистра, вход сброса которого объединен с входом сброса регистра операнда и соединен с входом сброса устройства, выходы разр дов с первого по третий регистра операнда соединены с первыми входами соответствующих элементов И второй группы, выходы которых сое- соответственно с первым, вторым и третьим входами второго сумматора, выходы разр дов с четвертого по восьмой регистра операнда подключены соответственно к п тому входу первого сумматора и вторым входам четвертого, третьего, второго и первого элементов И первой группы, выходы п того, шестого и седьмого разр дов регистра операнда

   1451686

   соединены с вторыми входами соответственно третьего, второго и первого элементов И второй группы, выход первого разр да переноса первого сумматора соединен с четвертым входом второго сумматора, выходы первого и второго разр дов переноса которого и выход второго разр да перено- са первого сумматора соединены соответственно с первым, вторым и третьим информационнными входами регистра, первый, второй и третий выходы которого соединены соответ- ственно с шестым входом первого

   сумматора, п тым входом второго сумматора и седьмым входом первого сумматора, выходы суммы первого и второго сумматоров соединены соот- ветственно с первым и вторым информационными входами коммутатора, вьг- ход которого  вл етс  выходом устройства .