SU1532924A1 - Устройство дл формировани позиционного признака в модул рной арифметике - Google Patents
Устройство дл формировани позиционного признака в модул рной арифметике Download PDFInfo
- Publication number
- SU1532924A1 SU1532924A1 SU884447536A SU4447536A SU1532924A1 SU 1532924 A1 SU1532924 A1 SU 1532924A1 SU 884447536 A SU884447536 A SU 884447536A SU 4447536 A SU4447536 A SU 4447536A SU 1532924 A1 SU1532924 A1 SU 1532924A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- constants
- summation
- modular arithmetic
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике, а именно к устройствам дл формировани позиционного признака в модул рной арифметике, необходимого при решении задач модул рной арифметики. Цель изобретени - упрощение устройства и повышение его быстродействи за счет суммировани констант малой разр дности. Код числа в остатках поступает на информационный вход 1 устройства и вл етс адресом, по которому из блока 2 хранени констант считываютс константы дл суммировани в блоке 3 суммировани . Выход блока 3 суммировани разделен на три части, причем выходы, соответствующие старшим разр дам, образуют информационный выход 7 устройства, выходы, соответствующие средней части разр дов, соединены со входом схемы 4 сравнени с константой, выход которой вл етс контрольным выходом 5 устройства. 1 ил.
Description
1
3153
Изобретение относитс к вычислительной технике, предназначено дл формировани позиционного признака, необходимого при решении задач модул рной арифметики, и может быть ис- (пользовано при технической реализации соответствующих устройств.
Цель изобретени - упрощение устройства о
На чертеже представлена схема устройства дл формировани позиционного признака в модул рной арифметике .
Устройство содержит информационный вход 1 устройства, блок 2 хранени констант, блок 3 суммировани , схему
сравнени с константой, контроль- ый выход 5 устройства, тактовый вход
устройства и информационный выход 7 устройства.
Устройство может выполн ть как па
армирование неточного ранга на выходе 7 устройства.
В случае параллельного формировани неточного ранга на вход 1 устройства поступают п (где п - количество оснований) остатков об,-, Блок 2 хранени констант аналогично прототипу, содержит п ППЗУ объемом 2К x2llogЈn бит дл каждого модул (где К,- - разр дность остатков), Блок 3 состоит из сумматоров разр дности 3 бит, собранных по пирамидальной схеме.
В случае последовательного формировани неточного ранга на вход 1 устройства одновременно поступают коды остатка и номера основани , блок 2 хранени констант содержит одно ППЗУ, а блок 3 суммировани реализован в виде накапливающего сумматора с входом обнулени и тактовым входом.
Блок 3 суммировани имеет . разр дный выход, из которых старшие 31о&ап разр дов образуют первую группу выходов блока 3 суммировани , на которой формируетс значение неточ ного ранга, средние разр дов игнорируетс ,
Схема 4 сравнени с константой может быть реализована посредством элемента И-НЕ и формирует единичные значени правильности ранга Устройство реализует kD-модель модул рной арифметики. Константы дл вычислени ранга определ етс по формуле:
1 11J
гДе
0
5
0
5
5
Q
.-
Q
.5
т
Р - основани системы (нечетные); tL, - вычеты числа А разр дности К- (.E);
п
Р„/Р;/Р; МуЛЬТИПЛИКатИВп
it
1 им
к
{
ные обратные к П Рк/Pj по модулю Р . к-°1
Устройство работает следующим образом .
Совокупность остатков числа А (очередной остаток и код номера остатка ), дл которого необходимо выработать позиционный признак, по информационному входу 1 соответствующей разр дности подаетс на адресный вход С блока 2 хранени констант. По сигналу с входа 6 константы разр дности 231о8 п считываютс в блок 3 суммировани . На выходе блока 3 суммировани образуетс (при последовательном формировании неточного ранга через п тактов) результат. Старшие разр ды результата поступают на выход 7 устройства, следующие за ними разр ды - на вход схемы 4 сравнени с константой, на выходе которой формируетс значение, поступающее на выходе которой формируетс значение, поступающее на выход 5 устройства.
При параллельном формировании неточного ранга достигаетс повышение быстродействи о
Claims (1)
- Формула изобретениУстройство дл формировани позиционного признака в модул рной арифметике, содержащее блок хранени констант, блок суммировани и схему сравнени ,с константой, причем информационный вход устройства соединен с адресным входом блока хранени констант, вход разрешени выборки которого вл етс тактовым входом устройства, выход блока хранени констант соединен с входом блока суммировани , выход схемы сравнени с константой вл етс контрольным выходом устройства, информационный выход которого соединен с первой группой выходов блока суммировани отличающеес тем, что, с целью упрощени устройства, втора группа выходов блока суммировани соединена с входом схемы сравнени с константой„
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884447536A SU1532924A1 (ru) | 1988-05-04 | 1988-05-04 | Устройство дл формировани позиционного признака в модул рной арифметике |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884447536A SU1532924A1 (ru) | 1988-05-04 | 1988-05-04 | Устройство дл формировани позиционного признака в модул рной арифметике |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1532924A1 true SU1532924A1 (ru) | 1989-12-30 |
Family
ID=21384302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884447536A SU1532924A1 (ru) | 1988-05-04 | 1988-05-04 | Устройство дл формировани позиционного признака в модул рной арифметике |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1532924A1 (ru) |
-
1988
- 1988-05-04 SU SU884447536A patent/SU1532924A1/ru active
Non-Patent Citations (1)
Title |
---|
, Авторское свидетельство СССР №.1125619,, кл, G 06 F 7/72, 1983. Авторское свидетельство СССР №,377766. кл. G 06 F 7/72, 1970. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1532924A1 (ru) | Устройство дл формировани позиционного признака в модул рной арифметике | |
SU1348826A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU807320A1 (ru) | Веро тностный коррелометр | |
SU1316093A1 (ru) | Устройство дл кодировани в системе остаточных классов | |
SU628487A1 (ru) | Устройство дл возведени двоичных чисел в квадрат | |
SU1444961A1 (ru) | Преобразователь числа в модул рный код | |
SU473179A1 (ru) | Универсальный преобразователь двоично-дес тичных чисел в двоичные | |
SU1451686A1 (ru) | Устройство дл возведени в квадрат | |
SU1608689A1 (ru) | Систолический процессор дл вычислени полиномиальных функций | |
SU1008747A1 (ru) | Устройство дл определени дер нелинейных объектов | |
SU1566341A1 (ru) | Арифметический расширитель | |
SU1667258A1 (ru) | Преобразователь кодов с естественной избыточностью в двоичный код | |
SU1174920A1 (ru) | Ассоциативное суммирующее устройство | |
SU1541607A1 (ru) | Устройство дл обнаружени пакетных ошибок | |
SU1264168A1 (ru) | Генератор псевдослучайной последовательности | |
SU1211801A1 (ru) | Устройство дл индикации | |
SU1238078A1 (ru) | Устройство дл обнаружени и исправлени ошибок в кодовой последовательности | |
SU920714A1 (ru) | Устройство дл вычислени полиномов второй степени | |
SU1557680A2 (ru) | Устройство дл преобразовани двоично-дес тичных чисел в двоичные | |
SU1656511A1 (ru) | Цифровой генератор функций | |
SU1612295A1 (ru) | Устройство дл умножени | |
SU1716523A1 (ru) | Накапливающий сумматор кодов Фибоначчи | |
SU1662005A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код | |
SU1396139A1 (ru) | Суммирующее устройство | |
SU769537A1 (ru) | Квадратор |