SU1450128A1 - Устройство дл передачи и приема амплитудно-фазоманипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи . Цель изобретени  - повьппение достоверности приема. Устр-во содержит на передающей стороне сумматоры 1, 2, 8 и 9 по модулю два, депшфрато- ры 3 и 6, эл-т 4 запрета, триггер 5, распределитель 7, эл-ты 10 и 11 заг держки, вычитающие блоки 12 и 13, масштабирующий усилитель 14 и сумматор 15, а на приемной стороне решающий блок 16, сумматоры 17 и 18 по модулю два, дешифратор 19, эл-т 20 запрета, триггер 21 и объединитель 22 четных и нечетных импульсов. Входной сигнал в виде двоичного кода, поступающий на передающую сторону, распредел етс  на четные и нечетные уровни, которые преобразуютс  в семиуровневый сигнал. Этот сигнал через канал св зи поступает на приемную сторону , где осуществл етс  сравнение отсчетов значений входного аналогового сигнала с пороговым уровнем и объединение четных и нечетных импульсов , поступающих на выход устр-ва. Цель достигаетс  путем устранени  обратной работы при приеме многоуровневых сигналов с помощью введенных дешифраторов 3, 6 и 19, эл-тов 4 и 20 запрета, триггеров 5 и 21, сумматоров 8 и 9 и объединител  22. 1 ил. (О (Л 42ь СЛ to 00

Description

Изобретение относитс  к технике Электросв зи и может использоватьс  1|ри передаче сигналов в цифровых Каналах св зи.

Цель изобретени  - повьшение достоверности приема путем устранени  обратной работы при приеме много- ровневых сигналов.

; На чертеже представлена структур- па  электрическа  схема предложенного устройства.

Устройство дл  передачи и приема фазоманипулированных сигналов содер- кит на передающей стороне первый 1 и второй 2 сумматоры по модулю два, первый дешифратор 3, элемент 4 запрета , триггер 5 второй дешифратор 6, распределитель 7, третий 8 и четвер- тый 9 сумматоры по модулю два, первый 10 и второй 11 элементы задержки, первый 12 и второй 13 вычитающие блоки, масштабируюищй усилитель 14, сумматор 15, на приемной стороне - решающий блок 16, первый 17 к второй 18 сумматоры по модулю два, дешифратор 19, элемент 20 запрета, триггер 21, объединитель 22 четных и нечет-ч Iных импульсов.

I Устройство работает следующим I образом.

I На вход распределител  7 на пере- I дающей стороне поступает сигнал в I виде двоичного кода, который распре- дел ет уровни принимаемого сигнала на четные и нечетные. Если входные уровни четные О (а-,   0) или 2(а,а-2 О. то на выходе первого дешифратора 3 формируетс  О. Тогда с выхода элемента 4 запрета на вход третьего 8 и четвертого 9 сумматоро в по модулю два подаетс  О и значени  а, и а поступают через сумматор 15 на выход устройс-г- ва без изменени .

Если входной уровень 3 (а i IV а г 0) то при предыдущем выходном уровне 1 (а, О, а-J 1) в триггер 5 будет записана 1, котора  по

да I , котирал

выходе первого дешифсигналу 1 на

ратора 3 попадает на вход третьего 8 и четвертого 9 сумматоров по моду лю два. На выходе устройства будет получен сигнал уровн  1. Если предыдущий выходной уровень равен 3 (а, 1, а 0 в триггере 5 будет записан 0 % который ерез первый дешифратор 3 попадает на вход треть

го 8 и четвертого 9 сумматоров по модулю два и на выходе устройства будет получен сигнал уровн  3.

Если входной уровень 1 (а О, а 2 1), то при предьвдущем входном уровне 1 ( О, а 1) -в триггере

5 будет записана 1 , котора 

по

II

Q

сигналу 1 на выходе первого дешифратора 3 попадает на вход третьего В и четвертого 9 сумматоров по модулю два. На выходе устройства будет получен сигнал уровн  3. Если предьщущий выходной уровень равен 3 (а 1, а : 0) в триггере 5 будет записан О, который через элемент 4 запрета поступает в третий 8 и четвертый 9 сумматоры по модулю два и на их выходе будет получен сигнал зфовн  1.

На первом дешифраторе 3, который определ ет кодовые комбинации, соответствующие HetfeTHbw уровн м 4-х уровневого двоичного сигнала, т.е. обнаруживаютс  комбинации 1-го уровн  О 1 соответственно с выходов распределител  7 и 3-го уровн  комбинаци  1-0. Если входные сигналы первого дешифратора 3 различны, на его выходе по вл етс  сигнал, открывающий элемент 4 запрета, через который подаетс  на входы третьего 8 и четвертого 9 .сумматоров по модулю два символ О или триггера 5. С выходов третьего 8 и четвертого 9 сумматоров по модулю два символы поступают на второй дешифратор 6. С выхода второго дешифратора 6 символ запоминаетс  в триггере 5, который управл етс  символом с выхода третьего сумматора 8 по модулю два. Триггер предназначен дл  хранени  признака последнего нечетного уровн  с выходов третьего 8 и четвертого 9 сумматоров по модулю два. Если в триггере 5 хранитс  О, то в случае по влени  очередного нечетного уровн  на выходах распределител  7 этот О попадает на вторые входы третьего 8 и четвертого 9 сумматоров. При этом в них осуществл етс  передача без инверсии. Если в триггере 5 хранитс  1, то в третьем 8 и четвертом 9 сумматорах по модулю два происходит инверси  уровней.

Получившийс  уровень на выходах третьего 8 и четвертого 9 сумматоров по модулю два определ ет следующее состо ние триггера 5 и с их выходов

3,4501

коды поступают в первый 1 и второй 2 сумматоры по модулю два. Каждый разр д дебита обрабатываетс  по алгоритму

.5

Ь: а Ь „45

Ь а и 6 Ь - 4.

Т.е. в первом 1 и втором 2 сумматорах по модулю два выполн етс  операци  суммировани  по модулю два входной последовательности и задержанной на четыре тактовых интервала в первом элементе 10 задержки. В первом элементе 10 задержки осуществл етс  задержка при помощи сдвигового регистра, содержащего четыре триггера . В первом вычитающем блоке 12 выполн етс  операци  вычитани  задержанной последовательности, поступающей с первЪго элемента 10 задержки, и последовательности, поступающей с выхода первого суммйтора 1 по моду- лю два.

По аналогичному алгоритму (1) обрабатываетс  последовательность посредством второго элемента 11 задержки и второго вычитающего бло- ка 13. В масштабирующем усилителе 14 происходит увеличение уровн  в 2 раза последовательности символов, поступающих с первого вычитающего блока 12 с целью получени  уровней, отличимых от уровней, поступающее с второго вычитающего блока 13. В ; сумматоре- 15 осуществл етс  сложение этих двух последовательностей. В канале св зи подаетс  семиуровневый сигнал. С выхода канала св зи семиуровневый сигнал на приемной стороне поступает в решающий блок 16, который осуществл ет сравнение отсчетов значений входного аналогового сигнала с пороговым уровнем. РЁщающи блок 16 имеет два выхода, на которых по вл ютс  дебиты, соответствующие дебитам, действующим на выходах тре- тьего 8 и четвертого 9 сумматоров по модулю два на передающей стороне. На вторые входы первого 17 и второго 18 сумматоров по модулю два поступае символ О или 1 от элемента 20 запрета. Одновременно сигналы с вы- ходов решающего блока 16 поступают на дешифратор 19, на выходе которого по вл етс  сигнал логической 1 в случае различных символов на выходах

501

28

.5

10

5 20 25

30 35 ; 40 45 й . 50 т 55

решающего -блока 16. В первом случае 1 данна  команда на элемент 20 запрета,- пропускает содержимое триггера 21 на первый 17 и второй 18 сумматоры по модулю два. Одновременно осуществл етс  запись в триггер 21 символа с соответствующего выхода решак цего блока 16 по сигналу конечной 1 с выхода дешифратора 19. На выходах первого 17 и второго 18 сумматоров по модулю два по вл етс  последний из де- битов, которые объедин ютс  в объединителе 22 четных и нечетных импульсов . Объединенные четные и нечетные импулЬсы с выхода объединител  22 подаютс  на выход устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  передачи и приема амплитудно-фазоманипулированных сигналов , содержащее 1ш передающей стороне первый и второй сумматоры по модулю два, выходы которых подключены соответсгвенно к первьм входам первого вычитающего блока, второй вход которого соединен с выходом первого элемента задержки, и второго вычитающего блока, второй вход и выход которого соединены соответственно с выходом второго элемента задержки, к входу которого подключен выход второго сумматора по модулю два, и с одним входом сумматора, к другому входу которого подключен выход масштабирующего усилител , вход которого соединен с выходом первого вычитающе-г го блока, первый, и второй входы которого соединены соответственно с входом первого элемента задержки и с первым входом первого сумматора по модулю два, выход второго элемента задержки подключен к первому входу второго сумматора по модулю два, и распределитель, вход которого  вл етс  входом устройства, а на; приемной стороне г- решающий блок, первый и второй выходы которого подключены соответственно к первым входам первого и второго сумматоров по модулю двз. отличаю.щ ее - с   тем, что, с целью повьппени  достоверности приема путем -устранени  обратной работы при приеме многоуровневых сигналов, на передающей стороне введены третий и четвертый сумматоры по модулю два, два дешифратора и последовательно сое5 .

   дй|ненные триггер и элемент запрета, вы{ход которого подключен к первым вхЬдам третьего и четвертого сумма ToipoB по модулю два, вторые входы ко|торых соединены с выходами распре де1лител  и с входами первого дешифра- тфа, выход которого подключен к вт|орому входу элемента запрета, причем выход третьего сумматора по мо- Q два соединен с вторым входом первого сумматора по модулю два, с первым входом триггера и с первым в :одон второго дешифратора, второй в};од и выход которого соединены fs сс ответственно с выходом четвертого с гмматора по модулю два, который подключен к второму входу второго сумматора по модулю два, и с вторьи

   286 .

   входом триггера, а на приемной стороне введены объединитель четных и нечетных импульсов, дешифратор и последовательно соединенные триггер и элемент запрета, выход которого подключен к вторым входам .первого и второго сумматоров по модулю два, выходы которых соединены с входами объединител  четных и нечетных импульсов , выход которого  вл етс  выходом устройства, при этом первы и второй выходы решающего блока поключены соответственно к первому и второму входам .дешифратора, выход которого соединен с вторым входом элемента запрета н с первьм входом триггера, к второму входу которого подключен выход дешифратора.

   Составитель А. Москевич Редактор Г. Волкова Техред М.Дидык Корректор О. Кравцова

   Заказ 6977/55

   Тираж 660

   ЙНИИПИ Государственного комитета по изобретени м и открыти м, при ГКНТ СССР 113035, Москва, Ж-35, Раушска  наб,, д. it/5

   V

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Иpo кгнa , -

   Подписное