SU1282181A2 - Система дл передачи информации с двукратной фазовой манипул цией сверточным кодом - Google Patents

Abstract

Изобретение относитс  к технике передачи и приема информации. По сравнению с а.с. № 1027748 увеличиваетс  пропускна  способность систем. Вновь введены на приемной стороне сумматор по модулю два, два умножител , две линии задержки, два эл-та совпадени , три дополнительных ключа, два сумматора-накопител , вычитатель, решающий блок и управл емый делитель, на передающей сторон е сумматор по модулю два. Управл емый распределитель импульсов содержит последовательно соединенные кодер сверточного кода, эл-т совпадени , пороговый блок, ключ, .кольцевой регистр и коммутаци- онную матрицу. 1 з.п. ф-лы, 2 ил.

Description

ГЧ)

Изобретение относитс  к технике передачи и приема информации, кодируемой сверточным кодом в одно- и многоканальных системах св зи с однократной или многократной фазовой манипул цией путем исключени  из передаваемой информации служебной информации , обеспечивающей словную синхронизацию , и  вл етс  усовершенствованием извег тной системы по авт.св. № 1027748.

Цель изобретени  - увеличение пропускной способности системы дл  передачи информации с двукратной фазовой манипул цией (ДФМ) сверточным кодом, На фиг. 1 и 2 представлена структурна  электрическа  схема системы дл  передачи информации с ДФМ сверхточным кодом.

Система дл  передачи информации содержит на передающей стороне многоканальный кодер 1 сверточного кода, первый 2, второй 3, третий 4, четвертый 5, п тый 6 и шестой 7 коммутаторы , первый 8, второй 9, третий 10 и четвертый 11 буферные регистры, первый 12 и в торой 13 ключиJ распределитель 14 импульсов, модул тор 15 и сумматор 16 по модулю два, а на приемной стороне - демодул тор 17, первый 18 и второй 18 аналого-цифровые преобразователи, первый 20, второй 21, третий 22, четвертый 23, п -. тый 24, шестой 25 и седьмой 26 ком- мутаторы, первый 27, второй 28, третий 29 и четвертый 30 буферные регистры , управл емьй переключатель 31, первый 32 и второй 33 ключи,кольцевой q-ичный коммутатор 34, сумматор 35 по модулю два,управл емый распределитель 36 импульсов, в состав которого вход т кодер 37 сверточного кода, блок 38 вьзделени  тактовой частоты (ТЧ) J элемент 39 совпадени , пороговый блок 40, ключ 41, кольцевой регистр 42 и коммутационна  матрица 43, декодеры 44, -44 п сверточного кода, управл емый делитель 45, перва  46 и втора  47 линии задержки, первый 48 и второй 49 элементы совпадени , первый 50 и второй 51 умножители, первый 52, второй 53 и третий 54 дополнительные ключи, первый 55 и второй 56 сумматоры-накопители, вычитатель 57 и решающий блок 58,

Система дл  передачи информации с ДФМ сверточным кодом работает следующим образом.

Многоканальный кодер 1 формирует k независимых канальных последовательностей , кажда  из которых соответствует одной из k-разр дных информационных последовательностей. На выход многоканального кодера 1 в каждый данный момент времени поступают два символа от какой-либо одной последовательности , причем один из кодовых символов инвертируетс  в сумматоре 16 по модулю два с по влением каждой словной метки. Распределитель 14 импульсов путем соответствующего управлени  первым 2, вторым 3, третьим 4, четвертым 5, п тым 6 и шестым 7 коммутаторами и первым 12 и вторым 13 ключами на передающей стороне формирует выколотый сверточный

0

5

0

5

код с заданной скоростью R

1

m

+

не пропуска  определенные кодовые символы на входы первого 8, второго 9, третьего 10 и четвертого 11 буферных регистров и заполн ют поочередно первый 8 и второй 9 буферные регистры, третий 10 и четвертый 11 буферные регистры таким образом., что кодовые символы, наход щиес  в обоих буферных регистрах, например в 1-м разр де, принадлежат одной кодовой последовательности, в следующем (i 1)-м разр де - другой кодовой последовательности и т.д. В то врем  как одна пара буферных регистров заполн етс , с другой пары буферных . регистров производитс  параллельное считывание символов на модул тор 15.

Длина буферного регистра Lg дл  Q фиксированной кодовой скорости

1 + m

R ---- определ етс  как

+ m

L

(m + n)k.

где n - число кодированных символов

или кодовых полиномов; m - число сдвигов информационного сигнала.

На приемной стороне заполнение и считывание первого 27, второго 28, третьего 29 и четвертого 30 буферных регистров производитс  по той же самой программе, что и на передающей стороне, с тем только отличием, что буферные регистры 27-30 представл ют собой не двоичные регистры, а q-ичные регистры, которые заполн ютс  параллельным q-разр дным двоичным кодом с выходов первого 18 и второго 19 аналого-цифровых преобразователей в моменты опроса последними выходных сигналов с демодул тора 17 При подаче сигналов с подавленной несущей из-за неоднозначности фазы принимаемого сигнала введен управл емый переключатель 31, который, в случае если фаза сигнала сдвинута на

осуществл ет перекоммутацию

Л - 2

входных потоков. Если фаза сдвига сдвинута на 1Г , то вместо перекоммутации входных потоков производитс  инверси  знака символа; Управление данным блоком осуществл етс  на ос- нове сравнени  и анализа выходной информации .с декодеров 44 , - 44 | сверточного кода и поступающих на их вход кодовых последовательностей с шестого 25 и седьмого 26 коммутаторов , аналогично как это делаетс  дл  установлени  узловой синхронизации. При четырехфазной манипул ции операци  установлени  узловой синхрониза- ции и раскрыти  фазовой неопределен- ности совмещаютс . При правильном выполнении указанных операций на каждый из п декодеров 44 поступает независима  q-ична  последовательность канальных символов. За счет того, что кажда  пара символов, пе pieдaвaeмыx по- каналу св зи в данный момент времени, принадлежит одной кодовой последовательности, так называемые межканальные помехи, привод щие к перекачке энергии из одного канала в другой, при фазовом сдвиге принимаемого вектора сигнала относительно опорных сигналов, при обработке данных символов в делом в

одном декодере 44 привод т к сущест- зе«по гeньшим потер м.

На приемной стороне, если енмв-лл, соответствующий словной метке, не инЕертирован обратным образом, то з декодере 44 он прин т как ошибоч(Ый. Благодар  высокой корректируюмгей способности декодеров 44 сверточного кода и при относительно высокой скважности словной метки синхрониза- ,щш икформйци  на выходе декодера 44 сверточиого декода имеет существен- но меньший уровень ошибок, чег-; иа входе. Дл  простоты рассу щений по- лагагот что информаци  на выходе декодера 44 сверточного кода безоши- бочма,.

На первые входы первого -;8 м ато- рого 49 эгламентов совпаде ги 

282181-4.:

первую 46 и вторую 47 линии задержки поступают канальные кодовые последовательности , которые подаютс  на два входа кольцевого q-n4iioro коммутато- .5 ра 34. На вторые входы первого 48 и второго 49 элементов совпадени  поступают аналогичные кодовые пос. вательности, которые формируютс  путем повторного кодировани  выходной

вычеркиваГО

информации кодера 37 и

5

20

25

0

0

R

должны быть исключены.

0

нием или обнулением) тех символов кодовой последовательности, которые согласно структуры выколотого сверточного кода с кодовой скорос-тью

ii-i-S га + п

Структура выколотого сверточного кода з адаетс  коммутационной матрицей 43, выходные сигналы которой с первый двух выходов подаютс  на первый 50 и второй 51 умножители, на вторые входы которых поступают кодовые последовательности с кодера 37. Вь1ходы умножителей 50 и 51 поступают на вторые входы элементов 48 и 49 совпадени . Линии задержки 46 и 47 обеспечивают временное согласование кодовых последовательностей, поступающих на разные входы элементов 48 и 49 совпадени .

На выходе первого элемента 48 совпадени  формируютс  О дл  всей последовательности принимаемых символов , за исключением тех позиций, в которых они искажены шумами. В указанных позици х формируютс  1. Аналогично, дл  второго элемента 49 совпадени  О формируютс  на всех позици х, кроме тех, в которых принимаемые символы искажены шумами или инвертированы словными метками синхронизации .

Так как число искаженных символов за счет действи  шумов и среднем одинаково на входах элементов 48 и А9 совпадени , то иеравенство в числе искаженных СОМБОЛОВ в основном определ етс  наличием инверсий символов от словной матки синхронизации . Это неравенС Г- зо особо подчеркнуто за счет стробг-.ровани  выходов злементоБ 48 и 49 совпадени  с частотой словных меток синхронизации, которое осуществл етс  первым и вторым дополнительными ключами 52 и 53, управление которых производитс  с выхода управл емого делител  45, на -рход которого поступает тактова 

5

частота с вызсода блока 38 выделени  I4f а с выхода.снимаютс  словные меки синхролиэацки,, фаза которых дискретно смещаетс  по сигналам управл нил с решающего блока 58. ,

Сигналы угп: авленк  с решающего блока 58 зырабатываютс  по результатам сравнени  величины разности с выхода нычитател  57-с порогом. Есл разность меньше порогаj то выдаетс  сигийл на сдвиг фазы к одновременно за.;;уывс. третий дополнительный гчл:Ьч 54, Когда фаза словной метки г.инхронкзацки совпадаат с положение . Б Dpi H MfcfcMOH информации, сум . ;-гы на выходах первого и второго сум -. тороЕ-иагсопителей 5 и 56 сущест- p iHHo р эл ча отс51. ч, следовательно разность с вы п-атател  57 превьшает

:. ;,о i; ijemfifinr M блок- 55j что сиг- -;ализ1.фуег о на;;о деник словной син ;:;;они:; iiHK и а: :гтому,че по вл етс  с;-Г1 o.d.-i 7 р вле:-1и  сдвгггом фаз., зате л :срсг о кы:,,с;;7Я ешающе1 о блока 58 по кБл егсл сигнал управл; ;к;: третьим Л,ог и Т(-;к вль ь: -; ключом Ь j

V г. Ы ; й ге  и пропуекавч- :;;: :сйкые ;-;eTKri синхроннра гаи на выход и на

Ч  

су -1матор Jj по oдyл;o два

теи«

ч гсбы испрэбн;ь кодовук последовагел; 11йС ; . -. :: 3;;, ДС.ГЙ1:7-0;. 44/

44,

fb-рй- .-гу,.:;Ь i a.T-2

pepDoro

ч: тЙТ2ЛЕ li /

блока 53, 4i мне по фазе

;&: wa иыкг-дак w s ODoi C Зг с Т ЛггатсроБ-

i: ;.а -;; -рт-г- еv - - :; - - ;€Ж ЯУ Н/ ЙК jjy ijU: .O,u;; SK-

Msaa-i iv. In:, -:: :,-: Ч; v ;-.;.щй1аиг« га бы iipvHscra.;; с-ь-зще- c кайден;той позй и  / словной скнхроикзадг-й-7 логика .:фин ™ тин решени  в решающем блоке 58 по наличию сиг нала на вьпсоле соА1ол гиталь- ого . ключа 5ч JJIOL-O лод pew Lioafei B блока Jb кьвег л круа -- с  с. т,е, npi-J прззьгазв  и попога носTyniU ; СИГ гН-Я Ка ; ;;г;.Я«Л; ЙЛ с.. и ОДКОеЧ;вНС:НТ115 И иГ-: -- .

Третий дополкктальный ;;4 «п:. этом логики управлени  позвралае с. к исходной

Claims (2)

1

р м у- л а .; 3 о о ;j -i 1 е к и   Система дгт  передачи и формалиги с дзу -срзтчой фазоьон манн у.ц iHiiU СВе:,: : ОЧНа№ кодом по авГоСВ,

) - , т JV к ч а ю щ а   с   :;;.; -го,, {: целью прспуск- .oti cnocout oc C сис емъ, й  (()йдан1- цгй стороне введен сумматор гю мо

U

дулю два, причем второй выход многоканального кодера сверточного кода подключен к второму информационному входу первого коммутатора через сумматор по модулю два, другой вход которого  вл етс  входом сигнала словной синхронизадии, а на приемной стороне введены сумматор по модулю два5 два умножител , две линии задержки , два элемента совпадени , три дополнительных ключа, два сумматора- накопител , вычитатель, решающий блок и управл емый делитель, причем второй выход шестого коммутатора соединен с вторьм информационным входом кольцевого q-ичного коммутатора через cy мaтop по модулю два, первьй н второй информационные входы кольцевого q-ичного коммутатора объединены соответственно через первую и вторую линии задержки с первыми входами первого и второго элементов совпадени , к вторым входам которых подключены соответственно выходы пер- 5 вого к второго умножителей, первые входы которых объединены соответственно с управл ющими входами первого и второго ключей, а к вторым вхо дам первого и второго умножителей

0 подключены соответственно первый и второй дополнительные выходы управ- .гс емого распределител  импульсов, выходы первого и второго элементов .:О вгадали  под лючены соотвегствек„ но через первый и второй дополни- r3J:rvHb i , с входам первого к STO Do.vo су аторов-какопителей, выходы KOTCpbSx лодключекы через вычитатель ко входу решающего блока, один выход

Q которого подключен к управл ющему .входу управл емого делител , а дру- . - к третьего допол- ,-, -И ге,:л,&г:с-го юпюча, к управл ющему входу которого и к управл ющим вхо , -. чам irt.pTjoro и второгс доп,олките,. 1.;дю -, г.огастпчен ныкод управл емого дйлнтел ,, к входу которого подключай - ретий дополнительный выход управл -- sMorc распределител  импульсов, а

,.., , регьего дополнительного y. подключен к другому р,ходу сумка-гср:}. по моду1по два, причем выход управл - ertOi o делител   вл етс  выходом а торной синхронизации, ,

5

2. Скстеме по п, t - с т л i; ; а ю щ а   с   теь, что управ,п е Тьа; распределитель импу,г 7лсор- -г:од8р :сйт пое едовательно соединенные кодер свертсчного кода, элемент совпадени , пороговый блок, ключ, кольцевой регистр и коммутационную матрицу, вход кодера сверточного кода объединен с входом блока вьщелени  тактовой частоты, выход которого подключен к другому входу ключа, причем второй и третий входы элемента совпадени  и вход кодера сверточного кода  вл ютс  соответственно первым.

вторым и третьим входами, выходы коммутационной матрицы  вл ютс  управл ющими выходами, а выходы кодера сверточного кода и выход блока выделени  тактовой частоты - соответственно первым, вторым и третьим до- . полнительными управл ющими выходами управл емого распределител  импульсов .

Редактор Н. Бобкова

Составитель В. Евдокимова

Техред Л.Олейник Корректор А, Обручар

Заказ 7272/50

Тираж 542 .

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-355 Раушска  наб., д. 4/5

/VVV VVVV

Т   Т 4 тТ «  Т

Фиг. г

Подписное