SU1444945A1 - Многоканальный аналого-цифровой преобразователь - Google Patents

Abstract

Изобретение относитс  к автоматике и измерительной технике и может быть использовано в системах ввода информации в ЭВМ. Изобретение позвс л ет повысить быстродействие. Это достигаетс  тем, что в устройство, содержащее блок 4 управлени , цифро- аналоговый преобразователь 20, эле

Description

г

(Л

т Т

Сл

мент ИЛИ 15, а в каждом канале преобразовани  операционный усилитель 10, компаратор 13 и D-триггер 14, введены параллельный аналого-цифровой преобразователь 17, компаратор 18, счетчик 19 импульсов, элемент 16 задержки , токоограничивающий элемент

1

; Изобретение относитс  к автоматике in .измерительной технике и может быть использовано в подсистемах ввода информации в ЭВМ о ходе технологическо - го процесса, например процесса испы-, таний изделий на механические вибра- 1щонные воздействи .

Цель изобретени  - повышение быстродействи . . ,

На фиг.1 приведена функциональна  схема преобразовател ; на фиг.2 - функциональна  схема блока управлени  .

Преобразователь (фиг.1) содержит входные шины 1, шины 2 младших и старших равр дов, адресные шины 3, блок 4 управлени , токоограничиваю- цие элементы 5-8, выполненные на резисторах , ключи 9, операционные уси-; лители 10, выпр мительные элементы 11 и 12, вьшолненные на диодах, компараторы 13, D-триггеры 14, элемент ШШ 15, элемент 16 задержки, парал- пельный аналого-цифровой преобразо- : :ватель (АЦП) 17, компаратор 18, счеТ чик 19 импульсов, цифррганалоговый преобразователь (ЦДЛ) 20, шину 21 напр жени  смещени , .шину 22 напр ™ жени  нулевого уровн , шину 23 нап- р жени  единичного сигнала, шину 24 конца преобразовани , шину 25 опорного напр жени , токоограничивающий элемент 26, вьтолненный на резисторе.

Блок управлени  (фиг.2) содержит шину 27 запуска, управл емый Генератор импульсов 28, генератор 29 оди- ночньгх импульсов, элементы И 30 и 31, дешифратор 32, счетчик 33 импульсов , RS-триггер.

Устройство работает следующим образом .

ой U4A9A5

26, выполненный на резисторе, а в каждый канал преобразовани  введены ключ 9, четыре токоограничивающих элемента 5, 6, 7, 8, выполненных на резисторах, два выпр мительных элемента 11, 12, вьтолненньгх на диодах 1 з.п. ф-лы, 2 ил.

Сигнал начальной установки, поступа  по первому выходу блока 4 устанавливает все D-триггеры 14 в ноль, а в счетчик 19 заносит единицы во все разр ды. В момент установки начального состо ни  все ключи 9 раз- мьжаютс , на выходе цифро-анацоговог преобразовател  20 вырабатываетс  сигнал -Е(1 - 1/п), где Е - максимальное возможное значение входного сигнала, соответствующего опорному уровню цифро-аналогового преобразовател  20, п число поддиапазонов, на которое разбиваетс  уровень Е,,, оно определ етс  счетчиком 19 и цифро-аналоговым преобразователем 20. ,Схема определени  максимума на основе операционных усилителей 10 начи- нает поиск среди входных сигналов такого, который максимально превыша- ет первый опорный уровень - Е (1 - - 1/п). Если такого сигнала нет, то :все диоды 12 закрыты и под действием :тока, протекающего от напр жени  на шине 25, по витс  положительный сиг- .нал, превьшгающий некоторый опорный уровень ЕО, определ емый напр жением на шине 22, компаратор 18 срабатывае и по тактовому импульсу второго выхода блока 4 вычитает единицу из содержимого счетчика 19. При этом, на выходе цифро-аналогового преобразовател  20 вырабатываетс  новый опорный сигнал - Е(1 - 2/п) и схема определени  максимума снова имеет среди входных сигналов такой, который максимально превышает опорный уровень Е(1 - 2/п). Допустим, что такой сигнал нашелс  на нижней входной шине 1 - и, тогда U - Е(1 - 2/п) положительно, операционный усилитель 10 это значение инвертирует и открываетс  диод 12. При этом, с одной

стороны вход параллельного аналого- цифрового преобразовател  17 поступает значение

-К(и, - 2Ejn),

где К

51 55 R, R7

и определ етс  соотношением резисторов 8 и 5. Подразумеваетс , что резисторы 5 и 7 равны между собой, С другой стороны, отрицательный сигнал на входе компаратора 13 нижнего канала вызывает его срабатывание, благодар  чему через элементы 15 и 16 проходит сигнал, который строби- рует управл ющий вход параллельного аналого-цифрового преобразовател  17 и D-триггеры 14, вследствие чего на

фронт на адресной шине 3  вл етс  динамическим признаком адреса, работающего канала, а соответственно и адреса цифровой информации, котора  по вл етс  на шине 2 устройства, одновременно сигнал на выходе D-триггера 14 вызьшает замыкание ключа 9 в соответствующем ему канале (в данном

0 случае - в нижнем). При этом, на вход соответствующего операционного усилител  10 подаетс  ток смещени  по щи- не 21 (Еб через резистор 6 и эквивалентный входной сигнал уже никогда

5 не будет положительным в данном канале fe течение текущего цикла работы, поскольку I ЕЙ/КЙ Теперь схема вьщелени  максимума снова ищет входной сигнал, превышак)щий опорный

выходе параллельного аналого-цифрово- 20 уровень Е(1 - 2/п), допустим, что го преобразовател  17 по вл етс  циф- такой нащелс  во втором канале сверровой эквивалент величины - - Е(1 2/п), D-триггер 14 нижнего канала срабатывает и положительный

ху и Естественно, что U Цц и в предыдущем такте на входе операционного усилител  суммарный ток;

т, /р У,,,, R, к„R

поскольку R.

отрицательный и

диод 12 закрыт. Теперь же, когда нижний канал выключен из работы, срабатывает второй канал, так как Uj, - - Е(1 - 2/п) положительно и других сигналов больше данного V по величи- не на работающих входах кет. Соответ ственно открываетс  диод 12 второго канала, операционный усилитель отсле- чрвает на входе параллельного ана- дого-цифрового преобразовател  17 сигнал -к1 - Е(1 - 2/n)J, срабатывает компаратор 13 второго канала И через элементы 15 и 16 стробирует параллельный аналого-цифровой преобразователь 17 и D-триггеры 14. При этом, положительный.фронт на шине 3 второго канала указывает адрес цифровой информации, по вл ющейс  на шине 2 и одновременно вызывает срабатывание ключа 9 второго канала, вслед ствие чего второй канал отключаетс . Поскольку теперь на входных клеммах нет входных сигналов, превышающих опорный уровень, то диоды Т2 все закрыты , диоды 11 все открыты и через резистор 26 от напр жени  на шине 25 на входе компаратора 18 устанавливаетс  положительный сигнал, превышающий пороговый уровень Е. Компара

449А54

фронт на адресной шине 3  вл етс  динамическим признаком адреса, работающего канала, а соответственно и адреса цифровой информации, котора  по вл етс  на шине 2 устройства, одновременно сигнал на выходе D-триггера 14 вызьшает замыкание ключа 9 в соответствующем ему канале (в данном

0 случае - в нижнем). При этом, на вход соответствующего операционного усилител  10 подаетс  ток смещени  по щи- не 21 (Еб через резистор 6 и эквивалентный входной сигнал уже никогда

5 не будет положительным в данном канале fe течение текущего цикла работы, поскольку I ЕЙ/КЙ Теперь схема вьщелени  максимума снова ищет входной сигнал, превышак)щий опорный

ху и Естественно, что U Цц и в предыдущем такте на входе операционного усилител  суммарный ток;

тор 18 срабатывает по очередному тактовому импульсу, единичка вычитаетс  из содержимого счетчика 19 и уменьшаетс  абсолютна  величина напр жени  на выходе параллельного аналого-цифрового преобразовател  20. После опроса всех возможных значений входных сигналов, а соответственно и всех входных клемм, компаратор J8 сработает последний раз в течение цикла коммутации, когда в счетчике 19 установлен нуль, на выходе цифро-аналогового преобразовател  20 - нуль, а сигналов, его превышающих, не осталось среди работающих каналов. Сигнал на шине 24 в данном случае ука- зьтает, что цикл опроса входных клемм устройства завершен. Другой возможный признак завершени  цикла опроса - установка всех D-триггеров 14 в единицу, при этом сигнал завершени  цикла вырабатываетс  на выходе элемента 15, входы которого соедннейы с выходами D-триггеров 14.

Блок 4 (фиг.2) р аботает следующим образом.

Перед началом цикла преобразовани  RS-триггер в нулевом состо нии. Управл емый генератор 28 поддержива ет на своем выходе высокий потенци ср

51444945

ал, поскольку на инверсном выходе ге- где п нератора 29 также высокий потенциал, t, на втором входе, блока 4 также высокий потенциал. Импульс запуска, поступа  на S-вход RS-триггера, переводит его в единичное состо ние, включа  управл емый генератор 28, одно- эременно генератор 29 запускаетс  и по пр мому выходу производит в рчет- ю чике 19 начальную установку, а по инверсному выходу сбрасывает в нулевое состо ние D-триггеры 14 и устанавливает счетчик 33 в ноль. Одновременно нулевой сигнал на инверсном выходе 15 запрещает прохождение через элемент 30 первого импульса управл емого генератора 28. По окончании одиночного импульса второй импульс управл емого

J

число поддиапазонов} врем  просмотра поддиапазона;

К число каналов

врем  сравнени  начала с

поддиапазоном.

Поскольку синхронизацию работы всего устройства выполн ет генератор то период его работы Tc й§Л , т.е. максимальному из двух. Следовательно , врем  цикла можно оценить как:

(п + К) Т

сч

(2)

В то же врем  в известном устройстве врем  цикла t определ етс  также временем прохождени  всего диапазона и временем, выдел емым на сравнение эталонов с входными величинами.

гейератора 28 проходив на второй вы- i 20 Если сравнить врем  прохождени  всеХод и начинает опрос компаратора 18 При этом, счетчик 33 считает количество импульсов опроса и, когда оно совпадает с требуемым срабатывает

го диапазона дл  двух устройств, т они близки друг к другу при одинак вых усилител х. Различие по вл етс  во временах сравнени . Соответстве

дешифратор 45 и нулевым сигналом че- 25 но, если дл  известного устройства

«J

рез элемент 31 сбрасывает RS-триггер в исходное состо ние. Сброс RS-триг- гера может быть также выполнен при необходимости либо от любого из сигналов об окончании цикла преобразовани , вырабатьшаемых в устройстве, либо от сигнала сброса. Дл  этого Служит второй вход в элементе 31. Нулевой сигнал на входе RS-триггера д)(ерзштс  все врем  до по влени  нулевого потенциала на входе шины за- пуска. По S-входу нулевой потенциал переводит пр мой выход RS-триггера в единичное состо ние, вызыва  все

названные установки по генератору 29, 4о образовани , каждый из которых содерпри этом нулевой сигнал по коду счетчика 33 переходит в положительный и с RS-триггера снимаетс  нулевой потенциал по R-входу.

Быстродействие устройства опреде л етс  временем просмотра поддиапа- зонов и числом входных каналов, поскольку дл  каждого канала требуетс  определение его цифрового эквивалента с помощью компараторов параллельного АЦП. Предельное быстродействие ограничиваетс  в первую очередь имен но этими временами. Поэтому можно записать врем  цикла разом:

ty следующим об- .55

nto + К t

ср

(1)

число поддиапазонов} врем  просмотра поддиапазона;

ср

где п t,

К число каналов

врем  сравнени  начала с

поддиапазоном.

Поскольку синхронизацию работы всего устройства выполн ет генератор то период его работы Tc й§Л , т.е. максимальному из двух. Следовательно , врем  цикла можно оценить как:

(п + К) Т

сч

(2)

в известном устройt определ етс  такждени  всего диапавыдел емым на сраввходными величинами.

го диапазона дл  двух устройств, то они близки друг к другу при одинаковых усилител х. Различие по вл етс  во временах сравнени . Соответствен25 но, если дл  известного устройства

30

«J

потребуетс  2 - актов сравнени , где N - разр дность двоичного числа, то дл  данного устройства всего К сравнений и, если даже t

J5

-op

то всегда найдетс  N, при котором устройство имеет преимущество в быстродействии .

Формула и-з обретени 

Claims (2)

1. Многоканальный аналого-цифровой преобразователь, содержащий блок управлени , цифрраналоговый преобразователь , элемент ИЛИ, п каналов пре5

0

5

жит последовательно соедийенные операционный усилитель, компаратор и D-триггер, R-входы D-триггеров всех каналов преобразовател  объединены и соединены с первым выходом блока управлени , D-вход каждого D-триг- гера соединен с выходом соответствующего компаратора канала преобразовани , отл-и чающийс  тем, что, с целью повьпиёни  быстродействи , в него введены параллельный аналого-цифровой преобразователь, токо- ограничивающий элемент, выполненный на резисторе, элемент задержки, компаратор , счетчик импульсов, а в каждый канал преобразовани  введены ключ, четыре токоограничивающих элемента , выполненных на резисторах, два выпр мительных элемента, выполненных на диодах, аноды первых диодо объединены с первыми выводами первых резисторов всех каналов преобразовани , первым выводом резистора, информационными входами параллельного аналого-цифрового преобразовател  и компаратора в каждом канапе преобразовани , катод первого диода объединен с анодом второго диода, первым входом компаратора, вход операционного усилител  объединен с катодом второго диода, вторым выводом первог резистора, первыми выводами второго и третьего резисторов и соединен с выходом ключа, аналоговый вход которого соединен с первым выводом четвертого резистора, управл ющий вход соединен с выходом D-триггера и  вл етс  соответствующей адресной ши- ной, вторые выводы четвертых резисторов всех каналов преобразовани  объединены и  вл ютс  шиной напр жени  смещени , второй вывод третьего резистора каждого канала преобразо- вани   вл етс  соответствующей входной шиной, второй вход компаратора каждого канала преобразовани   вл етс  шиной нулевого потенциала, С- входы D-триггеров всех каналов пре- образовани  объединены с управл ющим входом параллельного аналого-цифрового преобразовател  и через элемент задержки соединены с выходом, элемента ИЛИ, каждый i-й вход которого со- единен с выходом компаратора i-ro канала преобразойани , причем второй вывод рез истора  вл етс  шиной опорного напр жени , второй выход блока управлени  соединен со стробирующим входом компаратора, вход смещени  которого  вл етс  шиной напр жени  нулевого уровн , а выход соединен с вычитающим входом.счетчика импульсов счетный вход которого соединен с третьим выходом блока управлени , установочные входы объединены и  вл ютс  шиной логической единицы, информационные выходы соединены поразр дно с соответствующими входами цифроанало- гового преобразовател  и  вл ютс  соответствующими шинами старших разр дов , выход переполнени   вл етс  шиной Конец преобразовани , шинами младших разр дов  вл ютс  соответствующие выходы параллельного аналого- цифрового преобразовател , а выход цифроаналогового преобразовател  со- eдинe с вторыми выводами вторых резисторов всех каналов преобразовани 

2. Преобразователь по п.1, о т - личающийс  тем, что блок управлени  выполнен на управл емом генераторе импульсов, генераторе одиночных импульсов, RS-триггере, двух элементах И, счетчике импульсов , дешифраторе, входы которого со-, единены с соответствуищими выходами счетчика импульсов, а выход соединен с первым входом первого элемента И, второй вход которого  вл етс  шиной сброс, а выход соединен с R-входбм RS-триггера, кото рого  вл етс .шиной запуска, а пр мой выход соединен с управл ющими входами генератора одиночных импульсов и управл емого генератора импульсов, выход которого соединен с первым вхо дом второго элемента И, второй вход которого объединен с входом установки счетчика импульсов, соединен с ин« версным выводом генератора.одиночных импульсов и  вл етс  первым выходом блока, третьим выходом которого  вл етс  пр мой выход генератора одиночных импульсов, а выход второго элемента И соединен со счетным входом счетчика импульсов и  вл етс  вторым выходом блока.

Фиш. 2