SU1432529A1 - Apparatus for monitoring logical modules - Google Patents

Apparatus for monitoring logical modules Download PDF

Info

Publication number
SU1432529A1
SU1432529A1 SU874204992A SU4204992A SU1432529A1 SU 1432529 A1 SU1432529 A1 SU 1432529A1 SU 874204992 A SU874204992 A SU 874204992A SU 4204992 A SU4204992 A SU 4204992A SU 1432529 A1 SU1432529 A1 SU 1432529A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counter
output
inputs
outputs
Prior art date
Application number
SU874204992A
Other languages
Russian (ru)
Inventor
Александр Николаевич Андреев
Анатолий Александрович Белокопытов
Александр Михайлович Водовозов
Виктор Николаевич Лабичев
Original Assignee
Вологодский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вологодский Политехнический Институт filed Critical Вологодский Политехнический Институт
Priority to SU874204992A priority Critical patent/SU1432529A1/en
Application granted granted Critical
Publication of SU1432529A1 publication Critical patent/SU1432529A1/en

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано при построении автоматизированных систем контрол  и диагностики цифровых блоков. Целью изобретени   вл етс  увеличение глубины контрол . Устройство содержит мультиплексор 2, сигнатурный анализатор 3, первый, счетчик 4, второй счетчик 5, коммутатор 6, генератор 7 тестов, регистр 8 маски, элементы ИЖ 9, 10, элементы И-НЕ 11, 12, элемент 13 задержки, триггер 14, генератор 15 синхроимпульсов и блок 16 задани  маски. Формируетс  не только обобщенна  сигнатура входов-выходов логического блока 1, но и сигнатура любого из входов-выходов блока 1, а также игнатура любой контрольной точки внутри блока 1, что значительно расшир ет диагностические возможности устройства. Значительно упрощаютс  коммутационные манипул ции при подключении блока 1 к устройству. Коммутаци  заключаетс  в задании в регистр маски посредством устройства ввода информации данных о входах-выходах блока 1. Кроме того, у пользовател  по вл етс  возможность тестировани  генератора тестов с помощью сигнатурного анализатора при записи в регистр маски уровней логических нулей и от- 5 сутствии блока 1. В этом случае информаци  с любого из выходов генератора тестов может быть проаналтазиро- вана с помощью сигнатурного анали- -затора и сравнена с эталонов 1 ил. (ЛThe invention relates to computing and automation and can be used in the construction of automated systems for monitoring and diagnostics of digital units. The aim of the invention is to increase the depth of control. The device contains a multiplexer 2, a signature analyzer 3, first, counter 4, second counter 5, switch 6, test generator 7, mask register 8, elements IL 9, 10, AND-NE elements 11, 12, delay element 13, trigger 14, a generator of 15 sync pulses and a mask setting unit 16. Not only is the generalized signature of the inputs-outputs of logic block 1 formed, but also the signature of any of the inputs-outputs of block 1, as well as the signature of any control point inside block 1, which greatly expands the diagnostic capabilities of the device. Switching manipulations are significantly simplified when block 1 is connected to a device. The switch consists in setting a mask in the register by means of an input device for entering the data on the inputs-outputs of block 1. In addition, the user can test the test generator using a signature analyzer when writing to the mask register of logical zeroes and the absence of block 1 In this case, the information from any of the outputs of the test generator can be analyzed using a signature analyzer and compared with the standards of 1 sludge. (L

Description

Ш. жW. W

Изобретение относитс  к вычисли- ельной технике и автоматике и может 4ыть использовано при построении ав- 1| оматизированных систем контрол  и диагностики цифровых: блоков.The invention relates to computing technology and automation and can be used in the construction of av. 1 | The automated systems for monitoring and diagnostics of digital: blocks.

Цель изобретени  - увеличение глубины контрол  устройства. ; На чертеже показана функциональна  блок-схема устройства.The purpose of the invention is to increase the depth of control of the device. ; The drawing shows a functional block diagram of the device.

Устройство содержит контролируе- 11ЫЙ логический блок 1, мультиплексор If сигнатурный анализатор 3, счетчи- ли А и 5, коммутатор 6, генераторThe device contains a controllable logical block 1, a multiplexer If a signature analyzer 3, counters A and 5, a switch 6, a generator

7тестов, регистр 8 маски, элементы «1И 9 и 10, элементы И-НЕ 11 и 12, элемент 13 задержки, триггер 14, генератор 15 синхроимпульсов, блок 16 задани  маски.7 tests, mask register 8, elements 1 and 9 and 10, AND-NOT elements 11 and 12, delay element 13, trigger 14, clock generator 15, mask setting unit 16.

I Устройство работает следующим Ьбразом.I The device operates as follows.

При включении питани  состо ние счетчиков 4 и 5, генератора 7 тестов сигнатурного анализатора 3, регистраWhen the power is turned on, the state of the counters 4 and 5, the generator 7 tests of the signature analyzer 3, register

8маски и триггера 14 - произвольное мпульсы с генератора 7 через элементы ИЖ 9 и 10 поступают на счетные входы счетчиков 4 и 5. По вление уровн  логической 1 на выходе старшего разр да счетчика 5 блокирует прохождение через элемент ИЛИ 9 на счетный вход счетчика 5. Последний остаетс  в фиксированном состо нии.8 masks and trigger 14 - arbitrary pulses from generator 7 through IL-9 and 10 elements arrive at the counting inputs of counters 4 and 5. The occurrence of a logic level 1 at the high-order output of counter 5 blocks passage through the element OR 9 to the counting input of counter 5. Last remains in a fixed state.

;Кратковременное по вление уровн  I логического О на выходе переполне- Iни  счетчика 4 ( где п-число входов- выходов блока 1) приводит к установке триггера 14 в единичное состо ние после чего прекращаетс  поступление импульсов с генератора 15 через эле- мент ИЛИ -10 на суммирующий вход счетчика 4. L-активным уровнем сигнала на входе начальной установки устройства счетчик 4 и сигнатурный анализатор сбрасываютс  в нулевое состо ние а генератор 7 тестов устанавливаетс  в начальное состо ние. Устройство готово к дальнейшей работе.; A short-term level I logical O output overflow of counter 4 (where n is the number of inputs and outputs of block 1) causes the trigger 14 to be set to one after which the pulses from the generator 15 through the element OR -10 are stopped to the summing input of the counter 4. The L-active signal level at the input of the initial installation of the device, the counter 4 and the signature analyzer are reset to the zero state and the test generator 7 is set to the initial state. The device is ready for further work.

Посредством блока 16 в регистр 8Through block 16 to register 8

маски записываетс  информаци  о входах-выходах блока 1. Выходам соответствуют уровни логических 1, входам - логических О. Так как выходы регистра 8 маски соединены с управ- л ющими входами коммутатора 6 с состо ни ми на выходе, то ой находитс  либо в состо нии с высоким выходным сопротивлением при уровmasks record information on the input-output of block 1. The outputs correspond to logic levels 1, inputs to logical O. Since the outputs of register 8 of the mask are connected to the control inputs of switch 6 with output states, it is either with high output resistance at level

00

0 0

0 0

5 0 5 5 0 5

00

не логической 1 на управл ющем входе, либо в режиме передачи информации с информационного входа на выход при уровне логического О на управл ющем входе. Запись, в регистр 8 маски информации указанным вьппе образом обеспечивает передачу тестовой информации с выходов генератора 7 тестов на контакты информационного разъема блока 1,  вл кнциес  входами, и высокоомное состо ние на контактах информационного разъема блока 1,  вл ющихс  выходами.not logical 1 at the control input, or in the mode of information transfer from the information input to the output at the logic level O at the control input. The recording, in register 8 of the information mask in this manner, provides for the transfer of test information from the generator outputs 7 tests to the contacts of the information connector of block 1, which is the inputs, and the high-resistance state on the contacts of the information connector of block 1, which are outputs.

Далее работа устройства возможна в двух режимах: Контроль и Диагностика .Further operation of the device is possible in two modes: Monitoring and Diagnostics.

Режим Контроль.Control mode.

L-активным уровнем сигнала на входе задани  режима работы Контроль устройства триггер 14 сбрасываетс  в нулевое состо ние, разреша  тем самым прохождение импульсов от генератора 15 через элемент. ИЛИ 10 на суммирующий вход счетчика 4 и через элемент И-НЕ 11 и элемент 13 задержки на синхровход сигнатурного анализатора З.С приходом каждого импульса счетчик 4 измен ет свое состо ние. Код п младших разр дов счетчика 4 поступает дл  управлени  мультиплексором 2, состо ние входа мультиплексора , которьй (через зонд) подключен к контрольной точке блока 1, передаетс  на информационный вход сигнатурного анализатора 3, на синхровход которого с задержкой времени, определ емой временем срабатывани  блока 1, приходит синхроимпульс.By the L-active signal level at the input of the setting of the operating mode. The control of the device trigger 14 is reset to the zero state, thereby allowing the passage of pulses from the generator 15 through the element. OR 10 to the summing input of the counter 4 and through the element AND-NOT 11 and the element 13 of the delay to the synchronous input of the signature analyzer Z. With the arrival of each pulse, the counter 4 changes its state. The code n the lower bits of counter 4 is supplied to control multiplexer 2, the input state of the multiplexer, which is connected via a probe to the control point of block 1, is transmitted to the information input of the signature analyzer 3, which is synchronized with a delay time determined by the response time of the block 1, comes a clock pulse.

Далее мультиплексор 2 осуществл ет перебор входов-выходов блока 1 в соответствии с адресом, формируемым счетчиком 4. Сигнатурный анализатор 3 формирует сигнатуру 2 -1 входов- выходов блока 1 как реакцию на начальное тестовое воздействие генератора 7 тестов, а заодно контролирует генератор .7 тестов. После прохождени  2 -1 импульсов счетчик 4 вьфабаты- вает кратковременный L-активный сигнал , поступающий через элемент И-НЕ 12 на синхровход генератора 7 тестов. Последний измен ет свое состо ние и устанавливает на выходах следующую, тестовую комбинацию. Процесс опроса с помощью мультиплексора 2 блока 1 повтор етс . Сигнатурный анализатор 3 продолжает формирование обобщеннойNext, multiplexer 2 performs enumeration of input-outputs of unit 1 in accordance with the address generated by counter 4. Signature analyzer 3 generates a signature 2 -1 of input-outputs of unit 1 as a response to the initial test effect of the test generator 7, and at the same time controls the generator. 7 tests . After passing 2–1 pulses, the counter 4 interrupts the short-term L-active signal, which arrives through the AND-HE element 12 to the synchronous input of the generator 7 tests. The latter changes its state and sets the following test pattern at the outputs. The polling process using multiplexer 2 of block 1 is repeated. Signature analyzer 3 continues to form a generalized

сигнатуры. Процесс формировани  обобщенной сигнатуры объекта контрол  продолжаетс  до тех пор, пока не будут исчерпаны 2 -1 тестовых комбинаций генератора 7 тестов (где k- число тестов) и счетчик 4 не сформирует кратковременный L-активный сигнал , устанавливающий триггер 14 в единичное состо ние, -чем блокируетс  прохождение синхроимпульсов с генератора 15 на суммирующий вход счетчика 4 и через элемент И-НЕ 11 и элемент 13 задержки на синхровход сигнатурного анализатора 3. Формирование обобщенной сигнатуры входов-выходов завер шено. Численное значение сигнатуры предоставл етс  пользователю дл  прин ти  решени . Совпадение сигнатуры с эталонной соответствует исправному состо нию объекта контрол , несовпадение говорит о наличии дефектов внутри объекта контрол , т.е, .режим работы Контроль устройства позвол ет осуществл ть контроль по принципу исправен-неисправен.signatures. The process of forming a generalized signature of the control object continues until 2-1 test generator combinations of 7 tests are exhausted (where k is the number of tests) and counter 4 forms a short-term L-active signal that sets trigger 14 into one state, what prevents the passage of sync pulses from the generator 15 to the summing input of counter 4 and through the NANDI element 11 and the delayed element 13 to the synchronous input signal of the signature analyzer 3. The formation of the generalized input-output signature is completed. The numerical value of the signature is provided to the user for decision. The matching of the signature with the reference one corresponds to the good condition of the control object, the discrepancy indicates the presence of defects inside the control object, i.e., operation mode. The device control allows the control to be carried out according to the principle of good or bad.

Далее режим работы Контроль устройства может быть повторен путем формировани  L-активного зфовн  на входе задани  режима работы Контроль устройства.Further, the Device Control operation mode can be repeated by forming an L-active screen at the input of the Device Control operation mode assignment.

Режим Диагностика.Diagnostics mode.

В этом режиме пользователю предоставл етс  возможность локализовать имеющийс  в блоке 1 дефект с точно- (Стью входа-выхода, а при использовании информационного зонда с точностью до элемента схемы объекта контрол . В режиме диагностики счетчик 4 используетс  дл  задани  адреса входов- выходов блока 1 с помощью входов пред установки. Выходной код счетчика определ ет вход-выход блока 1, подключаемый к информационному входу сигнатурйого анализатора, либо вход мультиплексора 2,  вл ющийс  информационным зондом. Адрес входа-выхода задаетс  после формировани  сигнала начальной установки L-активным уровнем на входе задани  режима Диагностика устройства, счетчик 5 сбрасываетс  в нулевое состо ние, чем снимаетс  блокировка на прохождение импульсов с генератора 15 через элемент ИЛИ 9 на счетный вход счетчика 5, через элементы И-НЕ 12 и 11 на синхровходы генератора 7 тестов и через элемент 13 задержки на синхровход сигнатурного анализатора 3 соответIn this mode, the user is given the opportunity to localize the defect in block 1 with exact- (I / O step, and using the information probe with the accuracy of the control object circuit. In diagnostics mode, counter 4 is used to set the I / O address of block 1 s using pre-set inputs. The output code of the counter determines the input-output of unit 1 connected to the information input of the signature analyzer, or the input of multiplexer 2, which is an information probe. The input-output address is given by After forming the initial setup signal with the L-active level at the device setup input, Device Diagnostics, counter 5 is reset to zero, which blocks the passage of pulses from the generator 15 through the OR element 9 to the counter input of the counter 5, through the AND-NOT elements 12 and 11 to the generator clock inputs of 7 tests and, through element 13, the delay to the clock signal of the signature analyzer 3, respectively

ственно. В ответ на каждое тестовое воздействие с задержкой времени (элемент 13), необходимой дл  отработки теста блоком 1, на вход сигнатурного анализатора поступает синхроимпульс. Количество тактов тестировани  определ етс  разр дностью счетчика 5. Пос-пе 2 -1 импульсов (т-число тактов контрол ) на выходе старшего разр да счетчика 5 устанавливаетс  уровень логической 1. Прохождение импульсов на генератор 7 тестов и сигнатур- ньй анализатор 3 блокируетс . Сформированна  сигнатура любого входа-выхода блока 1 либо любой точки схемы, подключенной к информационному зонду, предоставл етс  пользователю дл  прин ти  решени .stately. In response to each test action with a time delay (element 13), which is necessary for testing the test unit 1, a sync pulse arrives at the input of the signature analyzer. The number of testing cycles is determined by the counter size of the counter 5. After 2-1 pulses (t-number of monitoring cycles), the output of the higher bit of the counter 5 sets the logic level 1. Pulses passing to the test generator 7 and the signature analyzer 3 are blocked. The generated signature of any input-output unit 1 or any point of the circuit connected to the information probe is provided to the user for decision.

Claims (1)

Формула изобретени Invention Formula 2525 30thirty 3535 4040 Устройство дл  контрол  логических блоков, содержащее генератор синхроимпульсов, генератор тестов, мультиплексор, сигнатурный анализатор , два счетчика и элемент задержки- причем информационный вход сигнатурного анализатора соединен с выходом мультипл-ексора, выход элемента задержки соединен с синхровходом сигнатурного анализатора, группа адресных входом мультиплексора с группой раз- р дньк выходов первого счетчика отличающеес  тем, что, с целью увеличени  глубины контрол , устройство содержит два элемента И-НЕ, два элемента ИЖ, коммутатор, триггер, регистр маски, блок задани A device for controlling logical blocks, comprising a clock generator, test generator, multiplexer, signature analyzer, two counters and a delay element - the information input of the signature analyzer is connected to the output of the multiplex-exore, the output of the delay element is connected to the synchronous input of the signature analyzer, a group of address inputs of the multiplexer A group of bits of outputs of the first counter is characterized in that, in order to increase the depth of control, the device contains two AND-NOT elements, two IL elements, which Mutator, trigger mask register, specifying unit 4545 маски, причем выходы блока задани  маски соединены с информационными входами регистра маски, выход признака смены маски блока задани  маски соединен с синхровходом регистра маски, .выходы которого соединены с управ- ЛЯЮЩИМ1 входами коммутатора, информационные входы которого соединены с выходами генератора тестов, группа выходов коммутатора соединена с группой информационных входов мультиплексора и  вл етс  группой выходов устройства дл  подключени  к входам- выходам контролируемого логического блока, первый инверсный разр дный выход первого счетчика соединен с первым входом первого элемента И-НЕ, выход ifOTOporo соединен с синхровходом генератора тестов, второй вход перво50 masks, the outputs of the mask setting block are connected to the information inputs of the mask register, the output of the mask change attribute of the mask setting block is connected to the synchronous input of the mask register, the outputs of which are connected to the switch inputs, the information inputs of which are connected to the test generator outputs connected to the group of information inputs of the multiplexer and is a group of outputs of the device for connection to the inputs-outputs of the controlled logic unit, the first inverse bit output the stroke of the first counter is connected to the first input of the first NAND element, the output of the ifOTOporo is connected to the synchronous input of the test generator, the second input is first 50 5555 го элемента И-НЕ соединен с выходом rjtepBoro элемента ШШ, с счетным входом второго счетчика не первым входом второго элемента И-НЕ, второй бход которого соединен с выходом второго элемента ИЛИ и с счетным входом первого счетчика, выход второго эле- jleнтa И-НЕ соединен с входом элементаI-NOT element is connected to the output of the rjtepBoro element ШШ, with the counting input of the second counter not by the first input of the second AND-NE element, the second bypass of which is connected to the output of the second OR element and with the counting input of the first counter, the output of the second I-NE connected to the input element чика, инверсный вход сброса триггера  вл етс  входом задани  режима Контроль устройства, вход сброса сигнатурного анализатора соединен с входом начальной установки устройства, с вхо дами сброса первого счетчика, с вхо-. дом начальной установки генератора тестов, вход сброса второго счетчикаThe inverse reset trigger input is the input of the device control mode setting, the signature analyzer reset input is connected to the device initial setup input, with the reset inputs of the first counter, with input- test generator initial setup house, second counter reset input адержки, первый вход первого элемен- Ю  вл етс  входом задани  режима Диагга ИЛИ соединен с выходом генератора синхроимпульсов и с первым входом иторого элемента или; второй вход пер- пого элемента ИЛИ соединен с старшим разр дом выхода второго счетчика, ой вход второго элемента ИЛИ соеди- 1ен с выходом триггера, инверсный ход которого соединен с вторым ин- pepc jibiM разр дом выхода первого счетностика устройства, информационные входы первого счетчика соединены с шиной задани  начального адреса входа-выхода контролируемого логического блока устройства, информационный вход мультиплексора  вл етс  входом устройства дл  подключени  к контрольной точке контролируемого логического блока.sockets, the first input of the first element is the input of the setting of the Diag mode OR connected to the output of the clock generator and to the first input of the second element or; the second input of the first element OR is connected to the high output of the second counter, the second input of the OR element is connected to the trigger output, the inverse stroke of which is connected to the second inpac jibiM discharge of the first counter of the device, the information inputs of the first counter are connected With the bus for setting the starting address of the input-output of the monitored logical unit of the device, the information input of the multiplexer is the input of the device for connection to the control point of the monitored logic unit. чика, инверсный вход сброса триггера  вл етс  входом задани  режима Контроль устройства, вход сброса сигнатурного анализатора соединен с входом начальной установки устройства, с входами сброса первого счетчика, с вхо-. дом начальной установки генератора тестов, вход сброса второго счетчикаThe inverse reset input of the trigger is the input of the setting of the Device Control mode, the reset input of the signature analyzer is connected to the input of the initial installation of the device, with the reset inputs of the first counter, with the input. test generator initial setup house, second counter reset input  вл етс  входом задани  режима Диаг вл етс  входом задани  режима Диагностика устройства, информационные входы первого счетчика соединены с шиной задани  начального адреса входа-выхода контролируемого логического блока устройства, информационный вход мультиплексора  вл етс  входом устройства дл  подключени  к контрольной точке контролируемого логического блока.is the diag mode setting input; it is the device diagnostics mode setting input, the information inputs of the first counter are connected to the initial input address address of the monitored logical block of the device, the multiplexer information input is the input of the device for connection to the control point of the monitored logic block. Редактор Е.ПаппEditor E. Papp Составитель А.Сиротска Compiled by A.Sirotska Техред М.Дидык Корректор В.РоманенкоTehred M.Didyk Proofreader V.Romanenko Заказ 5442/42Order 5442/42 Тираж 704Circulation 704 ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee по делам изобретений и открытий 113035, Москва, Ж-35, Ваушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Vaushsk nab., 4/5 ПодписноеSubscription
SU874204992A 1987-02-10 1987-02-10 Apparatus for monitoring logical modules SU1432529A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874204992A SU1432529A1 (en) 1987-02-10 1987-02-10 Apparatus for monitoring logical modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874204992A SU1432529A1 (en) 1987-02-10 1987-02-10 Apparatus for monitoring logical modules

Publications (1)

Publication Number Publication Date
SU1432529A1 true SU1432529A1 (en) 1988-10-23

Family

ID=21288869

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874204992A SU1432529A1 (en) 1987-02-10 1987-02-10 Apparatus for monitoring logical modules

Country Status (1)

Country Link
SU (1) SU1432529A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1166120, кл. G 06 F 11/26, 1985. Авторское Свидетельство СССР 1218388, кл. С 06 F 11/26, 1986. *

Similar Documents

Publication Publication Date Title
US5452308A (en) Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method
SU1432529A1 (en) Apparatus for monitoring logical modules
SU1157544A1 (en) Device for functional-parametric checking of logic elements
SU1424020A1 (en) Test generator
SU993168A1 (en) Logic assembly checking device
SU1269130A1 (en) Calculating device for implementing logic functions
SU1256032A1 (en) Device for checking logic units
SU1149265A1 (en) Device for generating tests for making diagnosis of digital units
SU1300476A1 (en) Decoder with independent diagnostic checking ability
SU1173415A1 (en) Apparatus for static control of logical units
SU1182520A1 (en) Device for checking integrated circuits
SU1439602A1 (en) Device for monitoring discrete-action devices
SU1354195A1 (en) Device for checking digital units
SU1411693A1 (en) Wiring checking device
SU1432528A2 (en) Apparatus for monitoring the functioning of logical modules
SU1038926A1 (en) Test setting device
SU1638716A1 (en) Defect localization device
SU1168952A1 (en) Device for monitoring digital equipment with block structure
SU1023398A1 (en) Device for storage unit check
SU970281A1 (en) Logic probe
SU1248061A1 (en) Device for checking pulse counters
SU1016787A1 (en) Device for simulating digital computer malfunctions
SU1160373A1 (en) Device for checking digital entities
SU1297057A1 (en) Device for checking comparison circuits
SU1520548A1 (en) Device for diagnosis of faults of logical modules