SU1432507A2 - Устройство дл умножени - Google Patents

Abstract

Изобретение относитс  к вычисли- т льной технике, в частности к умножител м , и  вл етс  усовершенствованием изобретени  по авт.св.№ 1305666. Целью изобретени   вл етс  расширение области применени  за .счет о бработки сомножителей, равных нулю. Устройство содержит блоки 1, 2 пам ти, сумматор 3 по модулю два, комбинационный сумматор 4,блок 5 пам ти и вновь введенный элемент ИЛИ 6. 1 ил.

Description

Од

СП

Изобретение относитс  к вычисли- т ельной технике, в частности к умно- з тел м, и  вл етс  усовершенствованием изобретени  по авт.св.№ 1305666. Цель изобретени  - расширение области применени  за счет обработки Сомножителей, равных нулю.

На чертеже представлена схема пред агаемого устройства,

I Устройство содержит блоки 1 и 2 ам ти, сумматор 3 по модулю два,ком- инационный сумматор 4, блок 5 пам ти

элемент ИЛИ 6. j Устройство работает следукидим об фазом.

I Если сомножители не равны нулю, на дополнительных выходах блоков 1 и 2 пам ти присутствует логический О, на втором дополнительном входе блока .) пам ти - логический О, и на выходе устройства формируетс  двоичный код произведени .

Если хот  бы один из двух сомножителей равен нулю, на дополнительном зыходе соответствующего блока 1 или 2 пам ти формируетс  логическа  1, штора  передаетс  на второй дополнительный вход блока 5 пам ти,и на выхо а;е устройства формируетс  двоичный код нулю.

j Дополнительные выходы блоков 1 и 2 ам ти  вл ютс  одним из разр дов вы- содного слова ПЗУ, на которых реали- jj Дуютс  блоки 1 и 2 пам ти. Информаци , Написанна  по любому адресу ПЗУ,вклю-: ча  и адрес, соответствующий нулевому

значению входного числа, выводитс  на выход, причем на второй выход вьгоо- дитс  логическа  1 при адресе нулевого числа и логический О при всех остальных адресах, а на первый вы-Г ход -логарифм входного числа дл  всех адресов,кроме адреса нулевого числа, при котором информаци  первого выхода дл  вычислени  произведени  не используетс . Второй дополнительный вход блока 5 пам ти  вл етс  одним из разр дов адреса ПЗУ, на котором реализован блок 5 пам ти. При наличии на этом разр де логической 1 на выходе ПЗУ формируетс  код числа, соответствующий нуле,вому значению числа в выходном коде, независимо от кода, поступающего на все остальные разр ды адреса ПЗУ. При наличии на этом разр де адреса блока 5 логического О на выходе формируетс  код произведени , определ емый в зависимости от кода на остальных разр дах адреса блока 5 пам ти.

Claims (1)

1. Формула изобретени 

   Устройство дл  умножени  по авт. св. № 1305666,0 тличающеес  тем, что, с целью расширени  области применени  за счет обработки сомножителей , равных нулю, в него введен элемент ИЛИ, входы которого соединены с дополнительными выходами первого и второго блоков пам ти, а выход подключен к второму дополнительному входу третьего блока пам ти.