SU1427383A1

SU1427383A1 - Device for determining mutual correlation function

Info

Publication number: SU1427383A1
Application number: SU874122378A
Authority: SU
Inventors: Иван Иванович Обод
Original assignee: И.И.Обод
Priority date: 1987-09-22
Filing date: 1987-09-22
Publication date: 1988-09-30

Abstract

Изобретение относитс к вычисли тельной технике. Целью изобретени вл етс повьшение быстродействи . Работа устройства основьшаетс на определении доплеровских смещений частот сигналов и соответствующем изменении частот квантовани , уравнивающем длительности сигналов на входах коррел тора . Устройство содержит полосовые фильтры 1,-1, детекторы 2|-2„, 12,-12,ij, блоки 3,13 определени максимального значени , блоки 4,14 пам ти , регистры 5,15, управл емые делители 6,16 частоты, аналого-цифровые преобразователи 7,8, коррел тор 9, элементы И 10,19, делитель частот ты 17, триггер 18, генератор 20 тактовых импульсов. Коррел тор содержит элементы И, элементы ИЛИ, счетчики, блоки пам ти, перемножитель, накапливающий сумматор, регистр, триггер, генератор тактовых импульсов. 2 ил. i (Л СThe invention relates to computing technology. The aim of the invention is to improve the speed. The operation of the device is based on determining the Doppler shifts of the signal frequencies and the corresponding change in the quantization frequencies, equalizing the durations of the signals at the inputs of the correlator. The device contains band-pass filters 1, -1, detectors 2 | -2, 12, -12, ij, maximum value determination blocks 3.13, memory blocks 4.14, registers 5.15, controlled dividers 6.16 frequencies , analog-digital converters 7.8, correlator 9, elements And 10.19, frequency divider 17, trigger 18, generator of 20 clock pulses. The correlator contains the elements AND, the elements OR, the counters, the memory blocks, the multiplier, the accumulating adder, the register, the trigger, the clock generator. 2 Il. i (Л С

Description

Изобретение относитс к области вычислительной техники и может, быть использовано в системах автоматического управлени и пассивных локационных системах дл измерени задержки случайных сигналов.The invention relates to the field of computer technology and can be used in automatic control systems and passive radar systems for measuring the delay of random signals.

Целью изобретени вл етс повышение быстродействи устройства.The aim of the invention is to improve the speed of the device.

На фиг.1 приведена структурна схема устро йства дл определени взаимной коррел ционной функции; на фиг.2 - структурна схема коррел тора .Fig. 1 shows a structural scheme for determining the mutual correlation function; figure 2 - structural diagram of the correlator.

Устройство дл определени взаим- ной коррел ционной функции содержит полосовые фильтры ,. детекторы 2...2ц, первый блок 3 определени максимального значени , первый блок 4 пам ти,-первый регистр 5, первый управл ющий делитель 6 частоты, первый 7 и второй 8 аналого-цифровые преобразователи (АЦП), коррел тор 9, первый элемент И 10, полосовые фильтры 11,...1f(, детекторы 12, второй блок 13 определени максимального значени , второй блок 14 пам ти, второй регистр 15, второй управл емый делитель 16 частоты, делитель 17 частоты , триггер 18, второй элемент И 19, генератор 20 тактовых импульсов, элемент ИЛИ 21.A device for determining the mutual correlation function contains bandpass filters,. detectors 2 ... 2c, the first maximum value determination unit 3, the first memory block 4, the first register 5, the first control divider frequency 6, the first 7 and the second 8 analog-to-digital converters (ADC), the correlator 9, the first element 10, bandpass filters 11, ... 1f (, detectors 12, second block 13 for determining the maximum value, second block 14 of memory, second register 15, second controlled frequency divider 16, frequency divider 17, trigger 18, second element And 19, the generator of 20 clock pulses, the element OR 21.

Коррел тор содержит элемент И 22, элемент ИЛИ 23, первый счетчик 24, перемножитель 25, накапливающий сумматор 26, регистр 27, второй блок 28 пам ти, элемент И 29, элемент ИЛИ 30, второй счетчик 31, триггер 32, эле менты И 33,34, третий счетчик 35, элемент НЕ 36, генератор 37 тактовых им - пульсов, первый блок 38 пам ти, элемент ИЛИ 39.The correlator contains an element AND 22, an element OR 23, a first counter 24, a multiplier 25, accumulating adder 26, a register 27, a second memory block 28, an element 29, an element OR 30, a second counter 31, a trigger 32, and elements 33 34, the third counter 35, the element NOT 36, the generator of 37 clock pulses, the first block 38 of memory, the element OR 39.

Устройство дл определени взаимной коррел ционной функции работает следующим образом.A device for determining the mutual correlation function operates as follows.

Сигнал X(t) поступает на входы согласованных фильтров I,...IN, С помощью этих фильтров перекрьшаетс весь диапазон доплеровских частот. Таким образом, сигнал X(t) проходит через тот согласованный фильтр, который настроен на ту доплеровскую частоту, которую имеет сигнал X(t). В дальней- шем сигнал, прошедщий согласованный фильтр, детектируетс и поступает на вход блока 3. С выхода последнего код каналу, через который прошел сигнал , поступает на адресные входы блока 4. В блоке 4 предварительно записан по каждому адресу оптимальный коэффициент делени , который выбираетс The signal X (t) is fed to the inputs of matched filters I, ... IN. With these filters, the entire Doppler frequency range is overlapped. Thus, the signal X (t) passes through that matched filter, which is tuned to the Doppler frequency, which the signal X (t) has. Subsequently, the signal passing the matched filter is detected and fed to the input of block 3. From the output of the latter, the code to the channel through which the signal passed goes to the address inputs of block 4. In block 4, the optimal division factor is pre-recorded at each address

из услови К, 1 + |. где V - скоростьfrom condition K, 1 + |. where v is the speed

передвижени источника сигналов относительно приемника X; С - скорость распространени сигналов в данной среде. Код оптимального коэффициента делени поступает на входы регистра 5moving the source of the signals relative to the receiver X; C is the speed of propagation of signals in a given environment. The code of the optimal division factor enters the inputs of the register 5

По такому же принципу определ етс и коэффициент делени сигнала Y(t) В этом случае в запоминающее устройство также записан предварительно код коэффициента делени по всем адресам . И код коэффициента делени с выхода блока 14 поступает на входы регистра 15. I . ,The division principle of the signal Y (t) is determined by the same principle. In this case, the division factor coefficient code for all addresses is also pre-recorded in the memory. And the code of the division factor from the output of block 14 is fed to the inputs of the register 15. I. ,

Запись сигналов начинаетс по команде Запуск. По этому сигналу код коэффициента делени сигнала К, запи сьшаетс в регистр 5, а код коэффициента делени сигнала К записываетс в регистр 15. Одновременно сигнал Запуск производит обнуление управл емых деталей 6 и 16, проходит чере элемент ИЛИ 21, обнул ет делитель 17 и устанавливает триггер 18 в единичное состо ние. Нулевой сигнал с инверсного выхода триггера .18 поступает на второй вход элемента И 10, запреща прохождение сигналов коррел тора 9 на выход устройства. Единичный сигнал с пр мого выхода триггера 18 поступает на вход элемента И 19 и разрешает прохождение импульсов генератора 20 тактовых импульсов на выход элемента И 19, т.е. на входы управл емых делелителей 6 и 17 частоты . Управл емые делители 6 и 16 на своем выходе вырабатьгоают последовательность импульсов квантовани , т.е. импульсов, по которым АЦП 7 и 8 производ т квантование входных налов X(t) и Y(t) по амплитуде и по времени. Делитель 17 делит последовательность импульсов квантовани . Коэффициент делени его выбираетс равным объему выборки, т.е. по окончании выборки входных отсчетов на выходе делител 17 по вл етс выходной импульс, который устанавливает триггер 18 в нулевое состо ние-. Этим запрещаетс прохождение импульсов с ВАПсода генератора 20 тактовых импульсов через элемент И 19 и разрешаетс работа коррел тора 9, а также открываетс элемент И 10, разреша прохождение последовательности ординат взаИННОЙ коррел ционной функции на выход устройства.Signal recording begins on the Run command. On this signal, the code of the division factor K is recorded in register 5, and the code of the division factor K is recorded in register 15. At the same time, the Start signal zeroes the controlled parts 6 and 16, passes the OR element 21, zeroes the divider 17 and sets trigger 18 in one state. The zero signal from the inverse output of the trigger .18 is fed to the second input of the element And 10, prohibiting the passage of signals from the correlator 9 to the output of the device. A single signal from the direct output of the trigger 18 is fed to the input of the element And 19 and allows the generator to pass pulses of 20 clocks to the output of the element And 19, i.e. to the inputs of controlled frequency dividers 6 and 17. Controlled dividers 6 and 16 at their output generate a sequence of quantization pulses, i.e. pulses, according to which ADC 7 and 8 produce quantization of input input X (t) and Y (t) in amplitude and in time. Divider 17 divides the sequence of quantization pulses. Its division factor is chosen equal to the sample size, i.e. at the end of the sampling of the input samples, the output pulse of the divider 17 is an output pulse, which sets the trigger 18 to the zero state. This prohibits the passage of pulses from the VAPsode of the 20 clock pulses through the element AND 19 and the operation of the correlator 9 is permitted, and also opens the element 10, permitting the passage of the ordinate sequence of the MUTUAL correlation function to the output of the device.

Коррел тор (фиг.2) работает сле- дун цим образом. Отсчеты входных сиг- налов поступают на информационные входы блоков 38 и 28 пам ти. Адрес чейки пам ти запоминающих устройств 38 и 28 определ етс кодом с выходов счетчиков 24 и 31, Сигнал записи в блоки 38 и 28 снимаетс с вьтхода элементов И 22 и 29 соответственно. Этот же сигнал проходит через элемент ИЛИThe correlator (Fig. 2) works in the following way. The samples of the input signals are fed to the information inputs of the blocks 38 and 28 of the memory. The address of the memory location of the memory devices 38 and 28 is determined by the code from the outputs of the counters 24 and 31, the recording signal in blocks 38 and 28 is removed from the output of the elements 22 and 29, respectively. The same signal passes through the element OR

23и 30 на счетный вход соответстве.чг но счетчика 24 и 31 и по заднему фрон- ту измен ет состо ние счетчиков. Таким образом импульсы квантовани проход т через элементы И 22 и 29 соответственно , производ т запись вход- Hbix отсчетов Ьигналов, проход т че- рез элементы ИЛИ 23 и 30 соответственно и по заднему фронту измен ют состо ние соответственно счетчика 2423 and 30 to the counting input corresponding to counter 24 and 31 and changes the state of the counters on the falling edge. Thus, quantization pulses pass through AND 22 and 29 elements, respectively, input-Hbix samples of signals are recorded, pass through OR elements 23 and 30, respectively, and on the trailing edge change the state of the counter 24, respectively.

и 31. Генератор 37 при записи информации не .работает. После окончани записи информации на вход запуска генератора 37 поступает 1, и производит ее обнуление счетчиков 24,31 и 35. Генератор 37 вьздает на,своем выходе последовательность импульсов, которые проход т через элемент И 33 на входы элементов ИЛИ 23 и 30 и в дальнейшем на счетные входы счетчиковand 31. Generator 37 does not work when recording information. After the recording of the information is completed, the start input of the generator 37 enters 1, and produces its zeroing of the counters 24.31 and 35. The generator 37 returns to its output a sequence of pulses that pass through the AND 33 element to the inputs of the OR elements 23 and 30 and further to counting counter inputs

24и 31. Таким образом счетчики 2424 and 31. Thus, counters 24

и 31 начинают вьщавать посто нно возрастающий код адреса блоков 38 и 28, которые работают в этом случае на считьгаание информации. Так как в первом случае счетчики 24 и 31 находились одинаково в нулевом состо нии, то с блоков 38 и 28 начинаетс счи- тывание одноименных отсчетов входных сигналов. Эти отсчеты поступают с выходов блоков 38 и 28 на перемножитель 25, где перемножаютс и поступают на накопитель, где производитс накоп- ление отсчетов ординаты взаимной коррел ционной функции. По заднему фронту импульса с предпоследнего разр да счетчика 24 вычисленна ордината взаимной коррел ционной функции перепи- сьтаетс в регистр 27, а также увеличиваетс на единицу состо ние счетчика 35 и устанавливаетс триггер 32 в нулевое состо ние. В этом случае закрьшаетс элемент И 33 и открывает- с элемент И 34, который пропускает на свой выход импульс генератора 37. Прошедший через элемент И 34 импульс переписьгоает код состо ни счетчикаand 31 begin to increase the constantly increasing code of the address of blocks 38 and 28, which in this case work to read information. Since in the first case, the counters 24 and 31 were in the same zero state, then from blocks 38 and 28 the reading of the like samples of the input signals begins. These samples are fed from the outputs of blocks 38 and 28 to multiplier 25, where they are multiplied and fed to the accumulator, where the samples of the ordinates of the mutual correlation function are accumulated. On the trailing edge of the pulse from the second to last digit of counter 24, the computed ordinate of the mutual correlation function is written to register 27, and the state of counter 35 also increases by one and the trigger 32 is set to zero. In this case, the element And 33 is closed and opens with the element 34, which passes a pulse of the generator 37 to its output. The pulse passed through the element 34 is rewriting the counter status code

35 в счетчик 31, проходит через элемент ИЛИ 39 и устанавливает счетчик 24 в О и по заднему фронту устанавливает триггер 32 в единичное состо ние , что приводит к открыванию элемента И 33. Благодар этому удаетс сместить адреса считьтани информаци блоков 38 и 28 пам ти ЗУ на один разр д , что определ ет начало вычислени следук цей ординаты взаимной коррел ционной функции.35 to counter 31, passes through the OR element 39 and sets the counter 24 to O and sets the flip-flop 32 to one state on the trailing edge, which leads to the opening of the element AND 33. Due to this, it is possible to shift the memory information addresses of the memory blocks 38 and 28 for one bit, which determines the beginning of the computation of the next ordinate of the mutual correlation function.

Claims

Invention Formula

A device for determining the mutual correlation function, comprising first and second analog-to-digital converters, the information inputs of which are the corresponding information inputs of the device, two AND elements, a trigger, a clock generator, an RSII element, the first controlled frequency divider, a frequency divider, two registers, a correlator, with the output of the first element I being the output of the device, the inverse and the direct outputs trigger) and are connected respectively to the first inputs of the first and second elements AND, I One set-up of the flip-flop is the device start input, the output of the controlled frequency divider is connected to the clock input of the first analog-digital converter, characterized in that, in order to increase speed, two groups of band-pass filters are added to it, two detector grunters , two blocks for determining the maximum value, two memory blocks, the second controlled frequency divider, the correlator contains four elements AND, three elements OR, element NOT, two memory blocks, three counters, a trigger, a generator t pulses, multiplier, accumulating adder and register, information inputs of the first and second memory blocks of the correlator are connected to the outputs of the corresponding analog-to-digital converters, the first and second inputs of the And correlator elements are connected to the clock inputs of the analog-to-digital converters, second inputs the first and second elements And are connected to the output of the element NOT of the correlator of the torus, the output of the first element And in the correlator is connected to the first input of the first element OR of the correlator and the clock input of the first block in the correlator memory, the output of the second element of the correlator is connected to the first input of the second element OR correlator and the clock input of the second memory block of the correlator, the outputs of the first and second elements OR correlator are connected to the counting inputs of the first and second counters - correspondingly, the bit outputs of which are connected to the address inputs of the first and second memory blocks of the correlators, respectively, the outputs of which are connected respectively to the first and second inputs of the multiplier, the output of which through the accumulating sum The ator is connected to the information input of the correlator register, the recording resolution input of which is connected to the counting input of the third counter, to the installation input of the correlator to the trringer, and to the penultimate bit output of the first counter, the forward and inverse outputs of the trigger of the correlator to torus are connected to the first inputs, respectively, of the third and fourth elements And, the second inputs of which are connected to the output of the clock generator of the correlator, the output of the third element And is connected to the second inputs of the first and second elements OR, output One fourth element I is connected to the write enable input of the second counter, to the installation input of 1 correlator trigger and to the first input of the third OR element, the second input of which is connected to the installation inputs in O of the second and third counters, the third output of the OR element is connected to, the input of the first counter in O, the discharge outputs of the third counter are connected to the bit inputs of the initial value of the second counter, the information inputs of the device are connected to the inputs of the bandpass filters, respectively second groups, outputs

bandpass filters of the first group through the detectors of the first group are connected to the inputs of the group of the first block determining the maximum value, the output of which is connected to the address input of the first memory block, the output of which is connected to the information input of the first register; the outputs of the bandpass filters of the second group through the detector of the second group are connected to the inputs the group of the second maximum determination unit, the output of which is connected to the address input of the second memory block, the output of which is connected to the information input second The first register whose recording resolution is connected to the inputs of the installation of a frequency divider, the first and second controlled frequency dividers, is connected to the recording resolution of the first register, is connected to the first input of the gate and is the device start input, the bit outputs of the first and second registers connected to the control inputs of the first and second controlled frequency dividers, respectively, the information inputs of which are connected to the outputs of the second element I, the second input of which is connected to the output of the clock pulse generator the output of the second controlled frequency divider is connected to the clock input of the second analog-digital converter, the information input of the frequency divider is connected to the output of the second controlled frequency divider, the output of the frequency divider is connected to the input of the 1-flip-flop unit, the output of which is connected to the second input of the third element OR of the correlator, the inverse output of the trigger is connected to the input of the trigger start of the correlator’s clock pulse generator and to the input of the element NOT of the correlator, the second input of the first elec And is connected to the output of the register of the correlator.