SU1424024A1 - Система сбора и обработки информации - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  автоматизации научных и прикладных исследований. Цель изобретени  - повышение быстродействи  вычислительной системы за счет уменьшени  времени на подключение каналов к вычислительным блокам - достигаетс  тем, что в систему, содержащую первый и «торой вычислительные блоки 1 второго уровн , первьш и второй блоки 2 сопр жени , первую и вторую группы блоков 5 обработки информации, дополнительно введены блок 4 умощнени  магистрали и блок 3 арбитра магистрали, причем каждьаЧ блок 5 обработки информации первой группы содержит блок сопр жени , вычислительной блок первого уровн , блок св зи и группу информационных входов-выходов системы, каждый блок 5 обработки информации второй группы содержит блок св зи и группу информационных входов-выходов системы. 23.п, ф-лы, 10 кл. S (Л

Description

to

4 О ГО

(puff

1

Изобретение относитс  к устройствам вычислительной техники и может быть использовано дл  автоматизации научных и прикладных исследований.

Цель изобретени  - повышение быстродействи  вь числительной системы аугем уменьшени  времени на подключение каналов к вычислительным блокам .

На фиг,1 приведена структурна  схема предлагаемой системы; на фиг. хема блока св зи; на фиг.З и 4 - схема блока арбитра магистрали и поключени  его к блокам сопр жени } н фиг.З - схема блока умопшени  магистрали; на фиг.6 - схема узла микропрограммного управлени ; на фиг.7 - схема вычислительного блока первого уровн ; на фиг.8-10 - алгоритмы фун ционировани  узла микропрограммного управлени .

Система содержит перзый 1, и вто

рой 12, вычис- Штельные блоки, первый

0

мент 0

тактовых сигналов, поступающих с выхода задающего генератора, вход щего в состав устройства дл  сопр жени  двух вычислительнь.гх блоков, цепь 40 сигнала требовани  пр мого доступа к пам ти (ТГиО , поступающего с выхода ПЗУ, соединенного с входом буферного усилител , вход щих в состав устройства дл  сопр жени  двух ЭВМ, цепь 41 входного сигнала предоставлени  пр мого доступа к пам ти (ПГЦЦ), цепь 42 выходного сигнала предоставлени  пр мого доступа к пам ти (ППЛО), эле- 43 задержки ( s 1.}, процессор 44, лини  45 сп чи дл  сигнала требовани  пр мого доступа к ца- м ти (ТГЩ) и лини  46 св зи дл  сигнала подтверждени  выбора (ПВ),

Блок умощнени  магистрали содержит магистральные приемники 47-61, магистральные передатчики 62-65, первый элемент Шта 66, магистральные передатчики 67 и 68, второй элемент

2( и второй 2,2 блоки сопр жени , блок 25 69, магистральные передатчики 70

3 арбитра магистрали, блок 4 умощнени  магистрали, первую группу блоков 3, -5к; обработки информации, вторую группу блоков 5(41 -5р обработки ин- юрмации, каждый блок обработки ин- формации первой группы содержит блок .: сопр жени , вьршслительный блок 6 первого уровн , блок 7 св зи и группу из М информационных входов-выходов 8 системы, каждый какал второй группы годержит блок 7 св зи и группу из М информационных входов-вьп одов 8 сис- reMt.i. Позици м}1 и 10 о ;означены магистрали.

БЛОК св зи включает з себ  первый М, второй 12 и третий 13 приемники, ервую и вторую группы приемников 14 15, группу перС : тчикор 16, шинный V OpMHpoBaTenb 17, элементы 18 и 19 задержки, элемент И-НЕ 20, инвертор : 1, элементы И-НЕ 22 и 23, элемент 24 сравнени , триггеп 25 выборки, триг- 26 адреса, ре-чстр 27 цанных, ; ;ар.аллельный программируемый интерфейс (ППИ) 28 и входы-выходы 29 дл  св зи с внешними устройствами (ВУ). Блок арбитра магистрали образуют гливертор 30, элемент ЗИ-НЕ 31, эле- .,нты И-НЕ 32 и 33, триггер 34, передатчики 35 и 36, устройство 37 дл  сопр жени  двух вычислительных бло- ов, цепа j3 входного (дл  блока соп- чжени ) сигнала предоставлени  пр - ..ого доступа к пам ти (ППД1, , цепь 39

5

0

Q

5

5

0

78, приемные регистры 79 и 80, магистральные передатчики 81 и 82, микропрограммный автомат(УМУ) 83, магист- рчльный приемник 84 , магистральный передатчик 85, группу 86 магистральных 1гриемопередатчиков, линию 87 сигнала ПВ, линию 88 СИП, линию 89 сигнала ВЫВОД, . тинию 90 сигнала СИА, линию 91 сигна.па ВВОД, линию 92 сиг- н -иа ВУ, линию. 93 сигнала ВАЙТ, линию 94 сигнала ПУСК ЗУ, линию 95 сиг- ,ала ПОР, линию 96 сигнала АДО - АД 15, входы 97-101 Т-1У, выходы 102- 109 T ly.

Узел ми кропрограммного управлени  выполнен на мультиплексоре 110, за- генераторе 111, регистре 112 адреса микрокоманд и посто сном запоминающем устройстве (ПЗУ) 113.

В системе сбора и обработки информации блоки 5 разбиты на ДВ Э группы i-S, и 5,, 5р, из г.оторых

с:1уживаетс5г своим блокг.м , .2 I соответстви 1 с гтр о граммам, П,-Пц и Пр Блоки 5.-5К производ т автономный сбор и обработку информации по программам, хран ш.имс  в блоках 6. Блоки 5кч1 производ т только сбор информации и немедленную г;ередачу ее в свой блок 1. В блоках данные из внешних устро. :ств по Бходам-выхо- дам 1(-В поступают в блоки 7 св зи, в которых формируютс  М программно доступных флажков готовности. Блоки 6

производ т чтение этих флажков. Обнаружив (по активному флажку) ВУ, готовое к обмену, блок 6 переходит на программу обслуживани  этого ВУ. В , соответствии с этой программой блок 6 осуществл ет ввод (вывод) информации в (из) ВУ через блок 7 св зи. Собранна  информаци  хранитс  в пам ти блока 5 (в пам ти блока 6) и может вьиа- Q ватьс  дл  последующей обработки в свой блок 6 второго уровн .

В блоках 5к, -5р данные из ВУ от входов-выходов 8, -8д, также поступают.

новление временных соотношений сигна лов на участках магистралей 9 и 9

В случае выхода из стро  блока 1, функции обслуживани  его группы блоков 5 берет на себ  блок 1, использу  копии программ обслуживани  соот ветствующей группы каналов, хран щие с  в пам ти блока 1.

Система позвол ет проводить парал лельно децентрализованный сбор и обработку информации, а также обладает резервированием функций блоков 1 вто рого уровн  за счет изменени  пров блоки 7 св зи, в которых формируют- 15 грамм автономного сбора и обработки с  М программно доступных флажков готовности . Во врем  автономной работы блоков 5,-5 к блок или Ij второго .уровн  производит чтение флажков гоинформации , хран щихс  в блоке 1 или 12.

Фор№5рование выходного сигнала предоставлени  пр мого доступа к па м ти в блоке сопр жени  происх(1дит следующим образом.

товности блоков 5к, -5р. Обнаружив (по активному флажку) ВУ, готовые к обмену, блок 1 (например 1) переходит на программу обслуживани  этого ВУ, осуществл   ввод (вывод) информации в (из) ВУ через блок 7 св зи. В это врем  блок 1 обрабатывает ранее собранную из каналов информацию и проводит различные вычислени . В те моменты времени, когда блоков 1 (например 1) не участвует в обмене и обработке информации от ВУ, он контролирует работу блока 1, и каналов , например, путем поочередного чтени  и анализа регистров состо лий блока 1, и блока 6,-6 в соответствии с пр6гра чмой, наход щейс  в ЭВМ Ij . Информаци  из регистров состо ни  соответствующих ЭВМ передаетс  пооче- ,редно через блоки сопр жени  2, и 2, ,.2 и магистраль 9,.

В моменты времени, когда оба блока 1 второго уровн  провод т вычислени , обработку и обмен собранной ранее информации, блоки 5,-5 могут производить обмен хранимой в пам ти их блоков 6 информацией с целью уточнени  или добавлени  данных дл  более полного анализа.

Подключение блоков 1, и Ij к любому каналу своей группы дл  их обслуживани  в соответствии с программами осуществл етс  блоком 3 арбитра магистрали с одновременным разрешением конфликтных ситуаций, возникающих между блоками сопр жени  2, , 2, и пр одновременной попытке захвата магистрали 9,. Блок умощне- ни  магистрали обеспечивает восстановление временных соотношений сигналов на участках магистралей 9 и 9.

В случае выхода из стро  блока 1, функции обслуживани  его группы блоков 5 берет на себ  блок 1, использу  копии программ обслуживани  соответствующей группы каналов, хран щиес  в пам ти блока 1.

Система позвол ет проводить параллельно децентрализованный сбор и обработку информации, а также обладает резервированием функций блоков 1 второго уровн  за счет изменени  программ автономного сбора и обработки

информации, хран щихс  в блоке 1 или 12.

Фор№5рование выходного сигнала предоставлени  пр мого доступа к пам ти в блоке сопр жени  происх(1дит следующим образом.

После включени  питани  блок 1 формирует сигнал СБРОС, поступаюищй в устройство 37. Ус ройство 37 на выходе 40.формирует сигнал пассивного (низкого) уровн , при этом В-трИ1 гер 34 при поступлении первого тактового импульса на вход С устанавливаетс  в нулевое состо ние, при котором на втором входе передатчика 35 устанавливаетс  потенциал высокого уровн , разрешающий прохождение сигнала ППД1 по цепи 38 на выход 42. При формировании требовани  на пр мой доступ к пам ти устройство 37 дл  сопр жени  выдает на линию 45 сигнал ТПД. Одновременно этот сигнал с высоким уровнем поступает по цепи 40 на вход элемента ЗИ-НЕ 31 и разрешает поступление сигнала ППД1 через этот элемент.

При поступлении сигнала ППД1 по цепи 38 на вход блока дл  сопр жени  на выхо.че элемента ЗИ-НГ 31 по вл етс  сигнал низкого уровн , который формирует на выходе В-трип-ера 34 по- тенц11ал высокого уровн . При поступлении тактового импульса на С-вход триггер 34 переходит в единичное состо ние и разрешает прохождение сигнала ППД1 по цепи 41 на вход устройства 37. Одновременно потенциал низкого уровн  с обратного выхода триггера запрещает прохождение сигнала ППД1 по цепи 42. При сн тии нгналов ТПД и П1Щ1 триггер 34 возвра-цаетс  в нулевое состо ние по приходу тактового импульса.

Блок арбитра магистрали выполн ет арбитраж следующим образом.

Блок сопр жени , например 2,, готов щийс  по команде от блока захватить магистраль, формирует сигнал запроса в линию 45 магистрали 9,. Пб- наоужив запрос, процессор АА посылает сигнал предоставлени  пр мого досКлок 3 арбитра магистрали снимает сигнал ППД1 с линии 38 после по влени  сигнала в линии 46. После освобождени  магистрали блок 2 сопрржетупа к пам ти в линию 38. Лини  пре- JQ прием информации из ВУ. доставлени  пр мого доступа к пам ти Младшие разр ды адреса, установ- проходит через блок 2, сопр жени  и ленного блоком сопр жени  на магист- Г оступает в блок 2 сопр жени  (ли- рали 9 , определ ют адрес первого из ни  42). Причем сигнал предоставле- опрашиваемых портов ППИ 28 (например, ни  пр мого доступа к пам ти не может 5 порт Л).

проходить по линии 42, когда блок со- Этот адрес поступает на приемни- пр жени  2, послал запрос в линию 45. ки 14 и 15 блока 7 св зи (фиг.2). Таким образом, только блок 2, сопр - Старшие разр ды адреса с выходов при- жени  получает сигнал предоставлени  емников 14 поступают на первую группу пр мого доступа к пам ти и вследствие 20 входов схемы 24 сравнени , а младшие этого получает разрешение зан ть ма- разр ды через вторую группу приемни- гистраль 9( после ее освобождени . ков 15 - на триггерь 26. На вторую Блок 2, сопр жени  формирует сигнал группу входов 32 схемы 24 сравнени  (ПВ) в линию-46 и снимает свой запрос подают код адреса устройства (напри- по линии 45.25 при помощи перемычек). При совпадении кода адреса с сигналами старших разр дов адреса порта А на выходе схемы 24 сравнени  формируетс  сигнал низкого уровн , поступающий на 1ИЯ, получивший право на зан тие ма- -JQ информационный вход триггера 25. 1истрали, занимает ее. Далее блок со- После установки адреса блок сопр - ф жени  вызывает один из каналов своей группы и осуществл ет с ним обмен . При возникновении конфликтной ситуации (когда несколько блоков сопр жени  выставл ют запрос в линию 45) блок арбитра магистрали разрешает кон(}х 1икт подачей сигнала ППД1 только ближайшему к блоку арбитра магистрали блоку сопр жени  (в данном примере блок 2(), поэтому только ближайший к блоку арбитра магистрали блок сопр жени  получает разрешение на зан тие магистрали после .ее освобождени , ;.е, приоритет блоков сопр жени  оп- 1 едел етс  их электрической близостью к блоку арбитра магистрали.

Работу блока / св зи рассмотрим с r-fOMeHTa захвата блоком 2 сопр жени  магистрали 9 и установки на магистрали адреса одного из блоков 5,-5р.50 Ввод-вывод информации из блока состоит из следующих операций: чтение 1 анализ адресуемых флажков готовности , загрузка (запись) управл ющего слова, ввод-вывод данных из адресуе- 55 сигнал (ВВОД) с выхода элемента И-НЕ -ых инфг ркг,ц1 1онных  чеек.20 поступает через инвертор 21 на

Чтение и анализ флажков готовности .

40

45

жени  вырабатывает сигнал СИЛ (все сигналы, формируемые блоком 2 сопр жени , вырабатываютс  по сигналам блока 1,), поступающий через приемник с высоким уровнем на вход синхронизации триггера 25 и устанавливающий его в нулевое состо ние. При этом на выходах триггеров 26 устанавливаютс  потенциалы, определ ющие код младших разр дов 5дреса порта Л. Разрешающий потенилал (О) с пр мого выхода триггера 25 поступает на С вход ППИ, разреша  его работу. Таким образом блок св зи дешифрировал и запомнил адрес порта А. После этого блок сопр жени  снимает адрес с магистрали 10 и вьфабатывает сигнал ВВОД, который 1юступает через приемник 12 на вход элемента И-НР 20 и при наличии на его втором входе потенциала 1 с триггера 25 на вход RD, разреша  прохождение данных из порта А через вхо- ,-1,ы-выходы DO-D7 ППИ на первые входы передатчиков 16. Одновременно этот

вторые входы передатчиков и высоким уровнем сигнала-разр шает прохождеПосле включени  питани  процессор 44 блока 3 арбитра магистрали вьфаб - тывает сигнал СБРОС, по которому ППИ устанавливаетс  в начальное состо ние (лини  сброса на схеме фиг.2 не показана ) . В этом состо нии регистр управл ющего слова (РГУ) ППИ обнул етс , а все порты устанавливаютс  на

падении кода адреса с сигналами старших разр дов адреса порта А на выходе схемы 24 сравнени  формируетс  сигнал низкого уровн , поступающий на -JQ информационный вход триггера 25. После установки адреса блок сопр -

0 5 сигнал (ВВОД) с выхода элемента И-НЕ 20 поступает через инвертор 21 на

0

5

жени  вырабатывает сигнал СИЛ (все сигналы, формируемые блоком 2 сопр жени , вырабатываютс  по сигналам блока 1,), поступающий через приемник с высоким уровнем на вход синхронизации триггера 25 и устанавливающий его в нулевое состо ние. При этом на выходах триггеров 26 устанавливаютс  потенциалы, определ ющие код младших разр дов 5дреса порта Л. Разрешающий потенилал (О) с пр мого выхода триггера 25 поступает на С вход ППИ, разреша  его работу. Таким образом блок св зи дешифрировал и запомнил адрес порта А. После этого блок сопр жени  снимает адрес с магистрали 10 и вьфабатывает сигнал ВВОД, который 1юступает через приемник 12 на вход элемента И-НР 20 и при наличии на его втором входе потенциала 1 с триггера 25 на вход RD, разреша  прохождение данных из порта А через вхо- ,-1,ы-выходы DO-D7 ППИ на первые входы передатчиков 16. Одновременно этот

вторые входы передатчиков и высоким уровнем сигнала-разр шает прохождение данных через передатчики 16 на магистраль 10, а также обеспечивает формирование сигнала ответа (СИП) при прохождении его через элемент И-НЕ 22, элемент 18 задержки и шинный формирователь 17. Блок сопр жени  принимает сигнал СИП, принимает данные во внутренний регистр и снимает сигнал ВВОД. По сн тии сигнала ВВОД на выходе шинного формировател  17 снимаетс  сигнал СИП, заверша  операцию передачи данных. Блок сопр жени  снимает сигнал СИЛ, заверша  цикл ВВОД. Далее блок 1, анализирует прин тые данные на наличие сигналов активности флажков готовности.

При отсутствии сигналов готовности в данных порта А блок 1, аналогичным

образом производит чтение данных еле- }0 порта А (в (из) обслуживаемого ВУ)

дующего порта канала. При наличии в слове данных порта А бита готовности от ВУ ЭВМ переходит на программу обслуживани  этого ВУ. Программа обслуживани  ВУ включает загрузку управ- л ющего слова, определ ющего режим работы с ВУ (ввод или вывод информации ) и ввод (вывод) информации в (из ВУ.

Загрузка управл ющего слова в ППИ (цикл-ЭВМ ВЫВОД).

Блок 2 сопр жени  в адресной части цикла ВЫВОД устанавливает на магистрали 92 адрес регистра управл вде- го слова ППИ и сигнал СИА.

Аналогично блок св зи дешифрует и запоминает адрес. После этого блок 2 , сопр жени  снимает адрес и помещает данные на магистраль 10. Данные  вл ютс  управл ющим словом, по коду которого ППИ будет запрограммирован дл  работы в нулевом режиме, а порт А установлен в режим ввода информации (дл  примера). Затем блок сопр жени  вьфабатывает сигнал ВЫВОД, который поступает на первый вход приемника 11, на втором входе которого находитс  разрешающий потенциал с триггера 25. С выхода приемника 11 высокий уровень сигнала поступает на вход выбора режима буферного регистра 27, разреша  передачу данных с выходов приемников 14 и 15 (св зи на фиг.2 не показаны) через буферный регистр 27 на входы DO-D7 ППИ.

Одновременно сигнал ВЫВОД с выхо- да приемника 11 через элемент.19 задержки и элемент И-НЕ 23 портупает низким уровнем на вход ,WR ППИ, осу-

j

0248

ществл   запись данных в РГУ. Таким образом в РГУ находитс  код, определ ющий режим работы и направление передачи информации через порт А, В то же врем  сигнал ВЫВОД обеспечивает формирование сигнала СШ, поступа  с выхода элемента И-НЕ 23 через элемент И-НЕ 22 и элемент 18 задержки на входы шинного формировател  17. Блок сопр жени  принимает сигнстл СИП и снимает сигнал ВЫВОД. По сн тии сигнала ВЫВОД на выходе шинного формировател  17 снимаетс  сигнал СИП, заверша  операцию приема данных. Блок сопр жени  снимает сигнал CtL, заверша  цикл ВЫВОД.

Ввод-вывод информации.

Ввод (вывод) информации в (из)

10

0

5

5

5

0

5

0

производит блок 1, через блок 2 в цикле ВВОД или ВЫВОД соответственно и аналогичен операци м с установкой на магистрали 9 адреса порта А.

Обмен информацией по магистрали 10 между блоками 6 первого уровн  и блоком 7 св зи аналогичен опислипому.

Блок умощнени  магистрали (фиг.5) обеспечивает прохождение из магистрали 9( в магистраль 9 и обратно сигналов общей с восстановлением временных соотношений. Блок работает в трех режимах: nporpaNfMHOM, пр мого доступа, передачи вектора прерывани .

В программном режиме блок осуи;ест- вл ет передачу информации под управлением задатчика, рлсполсженпого со стороны магистрали 9, . Признак работы в программном режиме - отсутстпие сигналов ПВ (лини  87) и ППР (г;и- ни  95).

При работе в программном рржиме магистральные приемники 60, 58, 54, 50, 52 и 56 сигналов ПУСК ЗУ, B/vl iT, ВВОД, 1)ЫВОД, СИА и ВУ включены гл  приема со стороны магистрали ч,, а магистральный приемник 48 (дл  сигнала СИП) - со стороны магистрали 9. Передатчики. 81 и 82 скомм тиропдны дл  трансл ции из 9 и 9.

Передача информации через умощни- тель магистрали происходит следующим образом.

Адрес обращени  из магистра.пи 9 поступает через приемный регистр 79 и передатчик 82 в магистра.-г1 92. Сигналы ВУ и БАЙТ с магистрат 9, через приемиики 56 и 58, элементы ИЛИ 69 и 71 поступают на вход 8:i.

На фиг,8 и9 приведен алгоритм функционировани  УМУ в программном режиме. После установки регистра 112 адреса микрокоманд (фиг,6) в нулевое состо ние из ПЗУ 113 выбираетс  пер- ввд микрокоманда микропрограммы, обеспечивающей логику функционировани  yi iy. Выполнение микропрограммы начинаетс  с анализа сигнала ВУ, поступа на вход 98 УМУ 83.

При обнаружении сигнала УМУ начи- пает анализировать сигнал БАЙТ, поступающий на вход 99,

Наличие сигнала БАЙТ в цикле адреса определ ет передачу данных в режиме ВВОД, а отсутствие сигнала БАЙТ - передачу данных в режиме ВЫВОД ,

Передача данных в режиме ВВОД,

УМУ в соответствии с алгоритмом (фиг,8) анализирует сигнал СИЛ на входе 97 и при обнаружении сигнала формирует на выходе 105 сигнал блокировки записи адреса ADO-AD15, поступающего из магистрали 9 в регист 79, и сигналы на выходах 108 и 106, разрешающие прохождение сигналов ВУ

УСК ЗУ через магистральные датчики 77 и 73 в магистраль 9. Да- :ее формирует на выходе 102 по- гетцлал, разрешающий прохо.адение сигнала СНА через магистральный передатчик 75 и магистраль 9.. Затем форми ;;1уетс  сигнал на si ixoae 104, разре- iijaioii;im передачу данных из магистрали 92 через регистр 30 и передатчик 81 о магистраль 9,,

fla рь:ходе f09 тЖ формируетс  сиг ап. разрешаюи4Н1 , .{- - - ВД ние сигнала ВВОД через передатчик 67 из магист

9, в магистр:ль 9

г C6poL. 7- У lit. л....одит по окончании

Ли;-г-:1 nt,pt:.;(,a4H li по сн тии ,;игнала CH/v, Передач дйнных и сброс в режиме ВЫВОД происходит аналогично i:l.-жимy ВВОд исключением пе- .- Сдачи сигнала K/uIT в магистраль 9. Работа УМУ в режиме пр мого доступа отличаетс  от работы в программном режиме расположением задатчика со -птороны магистрали 9 и задаетс  сиг- чалом ПВ (лини  87).

Алгоритм работы УМУ в режиме передачи вектора прерывани  представлен ча фиГ:, to.

Признак передачи адреса вектора . Трерываки  формируетс  при наличии сигналов ГШР и ВВОД на входах 101

5

и 100 УМУ 83, На выходе 104 УМУ устанавливаетс  сигнал, обеспечивающий передачу кода адреса вектора из магистрали 9 в магистраль 9, , Сигнал ППР через передатчик 85 транслируетс  в магистраль 9. Сигнал ВВОД при наличии сигнала на выходе 109 УМУ транслируетс  в мах истраль 9 Q Приемопередатчик сигнала СИП ском- мутирован дл  передачи из магистрали 9j в магистраль 9 .

Сброс происходит при пропадании одного из сигналов ППР или ВВОД. Все остальные сигналы магистралей 9 и 9 проход т транзитом через группу приемопередатчиков 86,

о

Claims (3)

1.Система сбора и обработки информации , содержаида  первый и второй вычислительные блоки второго уровн , первый и второй блоки сопр жени ,

первую и вторую группы блоков обработки информации, первые входы-выходы первого блока сопр жени  соединены с первыми входамт- -вр)Гходами второго блока сопр жени , отличающа  - с   тем, что, с целью повышени  быстродействи  системы за счет уменьшени  времени подключени  каншюв к вычислительным блокам, в нес дополнительно введены блок умощнени  магистрали , блок арбитра магистрали, входы- выходы которого соединены с входами- выходами блоков обработки информации рторой группы, первые вход11-вь ходы блока умоцнени  магистрали соединены с первыми входами-выходами первого и второго блоков сопр жени  и входа- n -выxoдaми блоков обработки информации Г1ОРВОЙ группы, вторые входы-выходы блока умощнени  магистрали соединены с входаг ги-выходами блоков обработки информащ1и второй группы, вхо- : , первого и второго вычисли- гельных блоков второго уровн  соединены с вторыми входами-выходами пер-. вого и второго блоков сопр жени  соответственно ,

2.Система по п.1, о т л и ч а ю- и, а   с   тем, что каждый блок обработки информаш1и первой группы содержит блок сопр жени , вычислительный

блок первого уровн , блок св зи и группу из М информационных входов-, выходов системы, К-с информационные входы-выходы системы., где К 1, . . . , М о

соединены с К-ми входами-выходами блока св зи, (M-t-l)-e входы-выходы блока св зи соединены с первыми вхо- даьм-выходами вычислите-пьного блока первого уровн , вторые входы-выходы которого соединены с первыми входами- выходами блока сопр жени , вторые входы-выходы которого  вл ютс  входами-выходами блока обработки информа- ции первой группы.

3. Система по п.1, отличающа с  тем, что казкдый блок обра- - ботки ин(Ьормации второй группы содержит блок св зи и группу из М информационных входов-выходов системы, К-е входы-выходы системы (где К 1, .,., М) соединены с К-ми входами-выходами бтока св зи, (М-н1)-е входы-выходы которого  вл ютс  входами-выходами блока обработки информации второй гру.тпы.

9г SS S

/ //

1

/

/

7

2

3S

J

2з

ь

J Фиг.

фие,д

i

9z

в

4

L

ь

J г.

;

AVP

9fS,

Sf 9,

3f 9i

Sf -9,

9 г 9, ue.S

97-101

С6РОС

By,6m,

ППР

Л V

(pus.б

JL

,-. ...

h

gyusj

намз сигнала ВУна бходе 98

Нет

Ана/1из си г на/га на бходе 99

Нет

А на/ из сигмам СИ А на Sходе 97

jcmaHoSxo сигнала 5мки- робки адреса на отходе 105

Устанодка сигна/гараз- рсшени  ВУна бо/ходе W8

стоноохд сигнала разрешени  ПУСК ЗУ на бшоде 106

станоокасигна/ й разрешени  СИЛ на оь/коде

Чстаноока сигнала разре - шени  передаva оанн1 /х иа бшоде fG4

ЧстаноВка сигнала разрешени  В80М на быхаое JQS

Анализ сигнала СИЛ на бходе 97

Сброс осех сигналов на быходе ПЗУ

( Конец

( j

иа

Анализ сигнала СИЛ набходе 97

VcmoHoSxa сигнала олохи - poSxu адреса но др/ходе

а

(actJгнp/ a раз - решени  В У на бшоде 108

Чстанобха сигала оазре - шени  оАигна быходе Ю7

у с та но Ока сигнсзла разрешени  ПУСК ЗУ ма йшоде i06

Устанооха сигна/ а раз- решений СИ А на

быходе 102

остановка сигнала разрешени  передали данных на оыхаде 10

Устаноока JSHa/ja разрешени  ЬыВоддна дыхоае 103

Анализ сигна/га СИАно бходе 97

Cfpoc Scex сигна/ о8 на 6i ixode ПЗУ

С Конец )

( Начало j

Анализ сигнала ВВОД . на б ходе 100

Анализ сигна/}а ППР не дходе /Of

Чстанобка сигио/ia разрешени  передQiitj данных на бшходе 10 if

станобна суенала разрешение t додана дыходе W5

Анализ сигнала ППР на дходе 101

С Spec сигнамб но бы ходе ПЗУ

ФиеЮ

Конец