SU1424005A1 - Устройство дл вычислени систем булевых функций - Google Patents
Устройство дл вычислени систем булевых функций Download PDFInfo
- Publication number
- SU1424005A1 SU1424005A1 SU864164342A SU4164342A SU1424005A1 SU 1424005 A1 SU1424005 A1 SU 1424005A1 SU 864164342 A SU864164342 A SU 864164342A SU 4164342 A SU4164342 A SU 4164342A SU 1424005 A1 SU1424005 A1 SU 1424005A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- control unit
- inputs
- registers
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и предназначено дл вычислени значений систем булевых функций на на боре двоичных переменных. Целью изобретени вл етс сокращение аппаратурных затрат за счет раздельной реализации подсистем функций исходной системы булевых функций. Цель- изобретени достигаетс тем, что устройство содержит сдвигающий регистр 2, А блоков пам ти 4, где А - число вычисл емых подсистем булевых функций, А регистров 6, А регистров 8 команд, элемент I-LrM 10, А элементов И 13 первой группы, (А+1)-й блок 15 пам ти, счетчик 16, А элементов И 26 второй . 3 ил. Ф (Л 4 to 4 СП Щ- 75 I
Description
Изобретение относитс к автомати- ке и вычислительной технике и предназначено дл вычислени систем бу- леп1:ПС функций.
Целью изобретенип вл етс сокращение аппаратурных затрат путем раздельной реализации подсистем функций исходной системы булевых функций
На фиг. 1 изображена схема устройства; на фиг. 2 - граф-схема алгоритма работы блока управлени i на фиг. 3 - пример граф-схемы вычисле- системы булевых функций.
Устройство содержит вход 1 переменных устройств, сдвигающий регистр 2, первый адресный вход 3 блока А пам ти, А блоков 4 пам ти, где А - число вычисл емых подсистем, второй адреспмй вход 5 блока 4 пам ти, А регистров 6, псфвый выход 7 регистров 3, А регистроп 8 команд, второй выход 9 регистра 8 команд, элемент ИЛИ 10, вход 11 признака условного перохода блока 12 управлени , блок 12 управлени , А элементов И 13 пер- Boii г руппы, пход 14 записи регистров 6, (А+1)-п блок 15 пам ти, счет- Ч1п 16, счети. лй вход 17 счетчика 16, пход 18 сдвига сдвигающего регистра 2, первый выход 19 блока 12 управлени , вход 20 установки в О счетчика , вход 21 установки в О регистров о команд, вход 22 установки в О регистров 6, вход 23 зашгси сдви гаюцнго регистра 2, второй выход 24 блока 12 управлени , сход 25 записи регистров 8, вторую группу.из А элементов II 26, четвертый выход 27 блока 12 управлени , вход 28 запуска устройства, п тый выход 29 блока 12 управдеНИН.
Граф-схема работы блока управлени (фиг. 2) содер)И1Т следующие обозначени микрооперащн и признаков;
А1 - микроопераци одновременного сброса в О счетчика, регистров, регистров команд, записи информации в сдвигающий регистр с входов дл подачи переменньгх, установка признака гс товности результата равным О (т.е. результат отсутствует),
А2 - микроопераци записи в регистры командJ
A3 - микроопераци записи в регистры ,
А4 - микроопераци одновременного сдвига сдвигаю.ш;его регистра и увеличени счетчика на 1,
0
5
0
5
0
5
0
5
0
5
АЗ - установка признака готовности результата равным 1;
Р - признак окончани вычислений всеми обрабатывающими блоками устройства . При Р О каждый из них получил результат.
Устройство работает следующим образом .
В исходном состо нии на входы 1 поданы значени переменных (например, с внешнего регистра), состо ни всех регистров произвольны. Работа начинаетс с подачи импульса запуска на вход 28 блока управлени , который переходит в начальное состо ние и начинает обработку алгоритма управлени . После выдачи сигнала на выход 24 (микроопераци А1) на выходагс блока 15 пам ти находитс содврзкимое чейки с нулевым адресом (блок настроен только на чтение информации), на линии 3 находитс значение первой провер емой переменной. Таким образом, подготовлен код управлени и значени обрабатываемой переменной. По адресу, образованному содержимым регистра и значением переменной, в каждом из блоков пам ти считываетс команда , содержаща информацию дл формировани следующего адреса (каждый из блоков пам ти настроен только на считывание). При наличии 1 на входе 11 блока управлени выполн етс запись в регистры 6 информации с выходов 7, если этот сигнал не блокирован значениемО на соответствующем выходе блока 15 (микроопераци A3), Затем выд.аетс сигнал ни выход 18, по которому за счет сдвига регистра 2 и yвeJИiчeни на 1 содержимого счетчика 16 происходит подготовка новой обрабатываемой переменной на линии 3 и управл ющего слова на выходах блока 15. Если после записи очередных команд в регистры команд на выходе 11 формируетс значение О, устанавливаетс значение 1 признака готовности результата и блок управлени переходит в конечное состо ние.
Рассмотрим работу устройства на примере вьгаислени системы булевых функций, граф-схемы вычислени которых представлены на фиг. 3.
Пусть устройство имеет три обрабатывающих блока (каждый обрабатьша- ющий блок содержит узлы 4,6,8,13 у 26 с соответствующими св з ми), в каждом из обрабатьшающих блоков раздельно вычисл ютс подсистемы функЦий {у, , у , YJ , (у, , у,, , УЬ, У-г) Блок 15 пам ти должен хранить следующие управл ющие слова (будем предполагать , что они размешены с нулевого адреса) : 0) 101;
1) О 1 о;
2)101;
3)1 1 1;
А о 1 1.
Первый слева разр д соответствует первому обрабатывающему блоку, реализующему вычисление у ,у второй - второму блоку, реализующему вычисление (У4 У5 третий - третьему блоку, реализующему вычисление |у ,у. В начале работы устройства на линии 3 находитс значение х, по которому будут считаны и записаны команды в обрабатьгоающие блоки 1 и 3 Обрабатывающий блок 2 в этом случае отключен. Далее в соответствии с управл ющим словом из чейки с адресом 1 значение х будет обработано лишь в обрабатывающем блоке 2 и т.д. После обработки в обрабатывающем блоке 1 будет получен результат и значение О в первом разр де регистра команд заблокирует запись в регистр команд. После обработки результаты будет получены во всех обрабатывающих блоках, на выходе элемента ИЛИ 10 установитс О и блок управлени выдаст 1 на выходе признака готовности результата.
Claims (1)
- Формула изобретениУстройство дл вычислени систем булевых функций, содержащее сдвигающий регистр и блок управлени , при этом вход переменных устройства подключен к информационному входу сдвигающего регистра, вход запуска устройства подключен к входу запуска блока управлени , первый выход которого подключен к выходу признака завершени вычислений устройства, второй и третий выходы блока управлени подключены соответственно к входам записи и сдвига сдвигающего регистра , отличающеес тем, что, с целью сокращени аппаратурных затрат за счет раздельной реализации подсистем функций исходной системь булевых функций, оно содержит Л блоков пам ти, где А - число вычисл емых подсистем булевых функций, А элементов И первой группы, А элементов И второй группы, А регистров, А регистров команд, элемент ИЛИ, счетчик и (А+1)-й блок пам ти, при этом выход сдвигающего регистра подключен к первым адресным входам блоков пам ти с первого по А-й второй выход блока управлени подключен к входам установки в О счетчика, регистров с первого по А-й и регистров команды с первого по A-ii, третий выход блока управлени подключен к счетному входу счетчика, выход которого подключен к адресному входу (А+1)-го блока пам ти, а-й (где а1,...,А) выход которого подключен к первым входам а-х элементов И первой и второй групп, четвертый выход блока управлени подключен к вторым входам элементов И с первого по А-й первой группы, выходы которых подключены соответственно к входам записи регистров с первого по А-й, выходы которых подключены соответственно к вторым адресным входам блоков пам ти с первого по А-й, выходы которых подключены соответственно к информационным входам ре1 истров команд с первого по А-й, первые выходы которых подключены соответственно к информационным входам регистров с первогопо А-й , п тый выход блока управлени подключен к вторым входам элементов И с первого по А-й второй группы, выходы которых подключены соответственно к входам записи регистров команд с первого по А-й, второй выход а-го регистра команд подкл очен к третьему входу а-го элемента И и к а-му входу элемента ИЛИ, выход которого подключен к входу признака условного перехода блока управлени .ue.2v-y/yj(Нонец )
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864164342A SU1424005A1 (ru) | 1986-11-13 | 1986-11-13 | Устройство дл вычислени систем булевых функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864164342A SU1424005A1 (ru) | 1986-11-13 | 1986-11-13 | Устройство дл вычислени систем булевых функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1424005A1 true SU1424005A1 (ru) | 1988-09-15 |
Family
ID=21274024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864164342A SU1424005A1 (ru) | 1986-11-13 | 1986-11-13 | Устройство дл вычислени систем булевых функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1424005A1 (ru) |
-
1986
- 1986-11-13 SU SU864164342A patent/SU1424005A1/ru active
Non-Patent Citations (1)
Title |
---|
Амбарцум н А.А., Потехин А.И. и Заполь ский Е.Н. Программируемые логические контроллеры и их применение. - Измерение, контроль, автоматизаци , 1979, № 40 (20), с. 25-33. Балашов Е.П., Негода В.Н., Пузанков Д.В. и др. Информационные системы: таблична обработка информации. Под ред. Е.П. В.Б. Смолова - Л.: 1985, с. 74. Балашова и Энергоатомиэдат, фцр i * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5926059B2 (ja) | 制御回路 | |
SU1424005A1 (ru) | Устройство дл вычислени систем булевых функций | |
SU1411769A1 (ru) | Устройство дл вычислени систем булевых функций | |
RU1795463C (ru) | Устройство дл контрол правильности выполнени последовательности команд в программе | |
SU1096651A1 (ru) | Устройство дл обнаружени ошибок в параллельном @ -разр дном коде | |
SU1328816A1 (ru) | Устройство дл загрузки групповых данных | |
SU258737A1 (ru) | УСТРОЙСТВО дл СРАВНЕНИЯ ЧИСЕЛ | |
SU1339562A1 (ru) | Устройство дл ассоциативной загрузки данных | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU1401518A1 (ru) | Ассоциативное запоминающее устройство | |
SU879563A1 (ru) | Устройство дл контрол программ | |
SU1751712A1 (ru) | Устройство многоцелевого управлени | |
SU1566345A1 (ru) | Преобразователь координат | |
SU1509889A1 (ru) | Микропрограммное устройство управлени | |
SU1188728A1 (ru) | Устройство дл реализации булевых функций | |
SU756409A1 (ru) | Адаптивное вычислительное ’устройство 1 | |
SU960954A1 (ru) | Логическое запоминающее устройство | |
SU1345201A1 (ru) | Устройство формировани адреса ЭВМ в вычислительной сети | |
SU881725A1 (ru) | Устройство дл сопр жени вычислительной машины с внешними устройствами | |
RU2095846C1 (ru) | Программируемое устройство для логического управления электроприводами и сигнализацией | |
SU1115021A1 (ru) | Программное устройство управлени | |
SU1397908A1 (ru) | Микропрограммное устройство управлени | |
SU877523A1 (ru) | Устройство дл определени максимального числа из группы чисел | |
SU1191908A1 (ru) | Устройство дл вычислени квадратного корн | |
SU989586A1 (ru) | Посто нное запоминающее устройство |