SU1397920A1 - Устройство дл встроенного контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и позвол ет контролировать цифровые схемы путем анализа двоичных последовательностей (ДП), формируемых диагностируемыми схемами. Целью изобретени   вл етс  упрощение устройства. Устройство содержит триггер 1, элемент И 2, регистр сдвига 3, мультиплексоры 5,7, шифратор 6 управл ющих сигналов. В одном режиме работы осуществл етс  проверка последовательности сигнатурным анализом. При этом в режиме проверки ДП на наличие единиц в -заданных местах, расположенных , периодически, логическа  функци  входа регистра сдвига в отличие от обычного сигнатурного анализа представ.ч ет собой конъюнкцию текущего значени  провер емой ДП и инверсных значений разр дных выходов регистра сдвига. В режиме генератора устройство - генератор псевдослучайного кода. 1 ил. б (Л

Description

Од СО

го

Изобретение относитс  к вычислительной технике и может быть использовано дл  встроенного контрол  цифровых микросхем и схемных плат ЭВМ.

Целью изобретени   вл етс  упрощение устройства.

Па чертеже дана блок-схема предлагаемого устройства.

На схеме обозначены триггер 1, элемент запрет 2, регистр 3 сдвига, шина 4 логической единицы, мультиплексор 5, шифратор 6, мультиплексор 7, синхровход 8 устройства, вход 9 пуска, информационный вход 10 уст- ройства, входы 11 и 12 задани  режима работы устройства.

Мульгиплексор 5 служит дл  выбора оцнот о и двух режимов работы устройства - релаима генератора входных воз действий или режима сигнатурного анааизатора. При этом в режиме генератора выходной сигнал мультиплексора 5 рапен единице, а в режиме сигнатурного анализатора он принимает значени  провер емой двоичной последовательности .

Шифратор 6 служит дл  формировани логически:: функций цепи обратной св зи регистра 3 сдвига и может быть реализован в виде комбинационной логической , схемы, программируемой ло- гичес1ч-ой матрицы или посто нного запоминающего устройства.

Мультиплексор 7 служит дл  выбора 1 ребуемой функции из числа тех, что формируютс  блоком 6.

Устройство работает следующим образом .

В режиме генератора входных воздействий на вход 11 подают сигнал, который подключает к выходу мультиплексора 5 источник логической единицы . Исходным состо нием устройства  вл етс  нулевое, что обеспечивают подачей логического нул  на вход 9, благодар  чему D-триггер 1 переходит в нулевое состо ние и переводит в нулевое состо ние регистр 3 сдвига. Дл  перевода устройства в рабочее состо ние на вход 9 подают единицу. При этом первый же тактовый импульс, поступивший по входу 8 после подачи единицы на вход 9, переводит D-триггер 1 в единичное состо ние, разреша  тем самым работу регистра 3 сдви га. Функционирование регистра 3 определ етс  логической функцией, выбранной с помощью мультиплексора 7. Выбор осуществл етс  путем подачи на

5

0 5

g

5 0 5

0

вход 12 соответствующего кода, в результате чего мультиплексор 7 включает один из выходов шифратора 6 к D-входу регистра 3 сдвига. В зависимости от выбранной функции устройство может работать либо в качестве генератора бегущей единицы, либо в качестве генератора псевдослучайной последовательности.

Рассмотрим вначале работу устройства в качестве генератора бегущей единицы, когда формирующа  последовательность имеет следующий вид: 00...000, 00...001, 00...010, 00...100, 01...000, 10...000, 00...000, 00...001, ..., где первый член последовательности относитс  к исходному состо нию.

Если период последовательности равен четырем, то на трех первых выходах в исходном состо нии регистра 3 сдвига имеетс  код 000, а на D-входе регистра 3 - единица. После подачи на вход 9 единицы D-триггер 1 переходит в единичное состо ние и сигнал установки нул  на входе сброса регистра 3 исчезает. В момент окончани  тактового импульса на выходе 8 по вл етс  импульс на выходе элемента ЗАПРЕТ 2, которьй записывает единицу в первый разр д регистра 3, в результате чего в следующий момент на первых трех выходах регистра 3 имеетс  код 001. Сформированна  последовательность имеет следующий вид: 000,001,010,100,000,001,010,100... .

В случае использовани  устройства в качестве генератора псевдослучайной последовательности выбирают путем подачи соответствующего кода на вход 12 функцию обратной св зи регистра 3, соответствующую примитивному многочлену . Если, например, степень многочлена равна трем, то на первых трех разр дных выходах регистра 3 формируетс  последовательность 000,001,011,110,101,010,100,000... .

В режиме сигнатурного анализатора сигнал на выходе (гультигшексора 5 принимает значени  провер емой двоичной последовательности, поступающей на вход 10, что достигаетс  подачей соответствующего сигнала на вход 11. Исходным состо нием устройства  вл етс  нулевое, а перевод устройства в рабочее состо ние осуществл етс  так же, юак и в режиме генератора. В зависимости от выбранной функции обратной св зи устройство может работать либо как сигнатурный анализатор , ориентированный на проверку наличи  единиц в заданных местах, расположенных периодически, либо как обычный сигнатурный анализатор;.

Рассмотрим вначале проверку наличи  единиц в заданных местах, расположенных периодически. В этом случае выбирают одну из функций

..У,.

.У,

причем выбранУ ,, У,.

на  функци  у должна удовлетвор ть равенству j i-2, где i - период, с которым расположены единицы в провер емой последовательности: у - логические функции обратной св зи регистра 3.

Пример. Пусть в провер емой последовательности на местах с номерами 1.1-t-i, 1 + 2i,1+3i... расположены единицы, а в остальных местах могут быть как единицы, так и нули. Дл  проверки наличи  единиц в указанных местах выбирают функцию У i.j х ,х . . .X ,-., Z . Сигнатурный анализатор функционирует согласно уравнени м

X,(t+1)X, (t)Xi(t) ... X ;.i(t)z(t),

xj(t+i)x,(t); x,,rt+il x., CtT.

Значение Xi(t+1)1 в том и только в том случае, когда

xi(t)x,(t)...x ; (t)0, а z(t)1,

где Z - значени  функции на выходе

мультиплексора 5 X - значение разр дов регистра

3 сдвига.

Если значени  z(1), z(), z(1+2i),... провер емой последовательности i равны единице, то первые (i-1) разр дов регистра 3 периодичны с периодом i и образуют последовательность : 00... 000; 00... 001 , 00.010; 00...100, ..., 01...000;

10...000; 00...000; oo...ooi,...,

где первый член последовательности относитс  к моменту времени , второй - к моменту и т.д. Если длина N провер емой последовательности кратна i, то конечным состо нием регистра 3 сдвига  вл етс  состо ние

Х,...Х;РО...ООО,

а если остаток от делени  N на i ра- |Вен г, то конечным состо нием  вл етс  состо ние .

х...х,

00

0. to... 000.

-J-i

Таким образом, если провер ема  последовательность содержит на местах с номерами 1, 1+ i, 1+21, 1+3i... единицы и длина (modi), то при условии, что начальное состо ние регистра 3 сдвига нулевое, конечным состо нием должно быть состо ние

х„. . .х 00...000, .

или

i- OO...OJO.. 000,

i..г

,

в противном случае следует, что некоторые из указанных мест содержат нули. Например, пусть , а провер емой последовательности  вл етс  последовательность 101001011010.

0

имеюща  длину . Тогда на первых трех разр дах регистра 3 сдвига формируетс  последопательность кодов 5 согласно уравнени м

X, (t+1)x,(t)x.(t:)x3(t)z(t); Xi(t+1)x,(t); x()x(t) .

Так как начальное состо ние ре- гистра 3 нулевое, то в моменты времени t 1,2...12 формируютс  следующие коды: 001,010,100,000,000, 001,010,100,000,000,001,010. Поскольку 12 делитс  на 4, то и конечным состо нием первых трех раз- 5 р дов регистра 3 должно быть состо ние 000. Однако в данном случае конечное состо ние отлично от нулевого. Это означает, что в провер емой последовательности на местах с номерами 1,5,9 имеютс  ну/ш. Действительно, п тый член провер емой двоичной последовательности равен нулю.

В режиме обычного сигнатурного анализатора выбирают функцию 5 ,x,. .. ,

где а - коэффициенты 0,1, соответствующие многочлену, описывающему функцию обратной св зи регистра 3 дл  случа  0 генерации псевдослучайной последовательности . Таким образом, в режиме генерации входных воздействий устройство дает возможность выбрать наиболее подхо 5 д щую тестовую последовательность дл  диагностируемого устройства, длина которой не больше длины псевдослучайной последовательности. При этом полнота теста не уменьшаетс .

51

Например, ofin проверки регистра сдвига нет необходимости использовать псевдослучайный тест, а достаточно последовательности типа бегущей единицы. Возможно также получение тестовых последовательностей, сформированных путем сцеплени  различных последовательностей.

В режиме сигнатурного анализа предлагаемое устройство позвол ет не только реализовать функцию, выполн емую Известным устройством, но и осуществл ть сигнатурный анализ, ориентированный на проверку наличи  единиц в заданных местах, расположенных периодически, что  вл етс  особо ценным в тех случа х, когда входное воздействие на диагностируемое уст

5

регистр сдвига и два мультиплексора, причем вход пуска устройства соединен с D-входом триггера, С-вход которого соединен с синхровходом устройства , группа выходов регистра сдвига  вл етс  группой выходов устройства , первый информационный вход первого мультиплексора подключен к шине единичного потенциала устройства, выход элемента запрет соединен с синхровходом регистра сдвига, пр мой выход триггера соединен с пр мым входом элемента запрет, отличающеес  тем, что, с целью упрощени  устройства, инверсный вход элемента запрет соединен с синхровходом устройства , инверсный выход триггера соединен с входом сброса регистра

ройство имеет периодический характер. 2Q сдвига, второй информационный вход

Устройство дает также возможность получени  нескольких сигнатур, позвол ющих обнаруткивэть большее число неисправностей заданного класса. Кроме того, оно дает возможность 25 выбрать наиболее подход щую дл  диагностируемого устройства обратную св зь сигнатурного анализатора и увеличивать тем самым количество обнаруживаемых неисправностей.

зи

Фор м.у ла изобретени 

Устройство дл  встроенного контрол  цифровых блоков, содержащее триггер, элемент, запрет, шифратор, 35

первого мультиплексора  вл етс  вхо дом устройства дл  подключени  к вы ходу контролируемого цифрового блок выход первого мультиплексора соединен с информационным входом шифрато ра, выходы которого соединены с информационными входами второго муль- .тиапексора, выход которого соединен с информационным входом регистра сдвига, группа выходов которого сое динена с группой информационных вхо дов шифратора, управл ющие входы пе вого и второго мультиплексоров соединены с входом задани  режима рабо ты и входом задани  начальных условий устройства соответственйо.

первого мультиплексора  вл етс  входом устройства дл  подключени  к выходу контролируемого цифрового блока выход первого мультиплексора соединен с информационным входом шифратора , выходы которого соединены с информационными входами второго муль- .тиапексора, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой информационных входов шифратора, управл ющие входы первого и второго мультиплексоров соединены с входом задани  режима работы и входом задани  начальных условий устройства соответственйо.

Claims (1)

1. Фор м.у ла изобретения

   Устройство для встроенного контроля цифровых блоков, содержащее триггер, элемент, запрет, шифратор, регистр сдвига и два мультиплексора, причем вход пуска устройства соединен с D-входом триггера, С-вход которого соединен с синхровходом устройства, группа выходов регистра сдвига является группой выходов устройства, первый информационный вход первого мультиплексора подключен к шине единичного потенциала устройства, выход элемента запрет соединен с синхровходом регистра сдвига, прямой выход триггера соединен с прямым входом элемента запрет, отличающееся тем, что, с целью упрощения устройства, инверсный вход элемента запрет соединен с синхровходом устройства, инверсный выход триггера соединен с входом сброса регистра сдвига, второй информационный вход первого мультиплексора является входом устройства для подключения к выходу контролируемого цифрового блока, выход первого мультиплексора соединен с информационным входом шифратора, выходы которого соединены с информационными входами второго мультиплексора, выход которого соединен с информационным входом регистра сдвига, группа выходов которого соединена с группой информационных входов шифратора, управляющие входы первого и второго мультиплексоров соединены с входом задания режима работы и входом задания начальных усло35 вий устройства соответственно.