SU1383507A1 - Дешифратор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование при построении быстродействующих вычислительных систем, реализуемых в виде интегральных схем, позвол ет повысить быстродействие и уменьшить потребл емую мощность. Дешифратор содержит источники 2 тока, адресные формирователи 3 и адресные инверторы 1, выполненные на ЭСЛ-ключе 6 и эмиттерных повторител х 7. Введение дифференцируюпдах элементов 4 и эмиттерных повторителей 5 обеспечивает соответствующен изменение токов источников 2 тока в момент смены входного кода и малое статическое значение этих токов, благодар  чему производитс  эффективный перезар д паразитных емкостей, подключенных к выходам адресных инверторов 1. 1 1Ш. i (Л со 00 00 сд

Description

Изобретение относитс  к вычисли- I тельной технике и может быть исполь- зовано при построении быстродействующих вычислительных систем, реализуе- мых в интегральном исполнении.

Цель изобретени  - повышение быстродействи  и уменьшение потребл емой мощности.

На чертеже приведена схема деши- фратора с примером выполнени  отдельных узлов.

Дешифратор содержит N адресных инверторов 1 (по числу входов), 2N источников 2 тока, 2 адресных формиро- вателей-3, 2N дифференцирующих элементов 4 и 2N эмиттерных повторителей 5, при этом каждый адресный инвертор 1 выполнены на ЭСЛ-ключе 6 и двух эмиттерных повторител х 7, входы 8 и вы- ходы 9.

Источник 2 тока представл ет собой транзистор 10, эмиттер которого через резистор 11 подключен к источнику 12 питани , база и коллектор транзисто- ра 10  вл ютс  соответственно входом и выходом источника 2 тока.

ЭСЛ-ключ 6 выполнен на транзисторах 13 и 14, эмиттеры которых объединены и подключены к выходу источника 15 тока, в качестве которого можег быть использован узел, аналогичный источнику 2 тока. Коллекторы транзисторов 13 и 14 через резисторы 16 и 17 подключены к шине нулевого потенциа- ла и  вл ютс  соответственно инверсным и пр мым выходами ЭСЛ-ключа 6. База транзистора 13  вл етс  входом ЭСЛ-ключа 6, а также входом адресного инвертора 1 и соответствующим входом 8 дешифратора, база транзистора 14 соединена с первым источником 18 опорного напр жени .

Эмиттерный повторитель 5 выполнен на транзисторе 19 и источнике 20 то- ка, аналогичном источнику 2,

Дифференцирующий элемент 4 состоит из соединенных последовательно конденсатора 21, резистора 22 и второго источника 23 опорного напр жени 

I

Адресный формирователь 3 реализует функцию И либо Ш1И-НЕ и может быть выполнен так же, как и в известном устройстве. Входы адресных формиро- вателей 3 соединены с выходами адрес- ньк инверторов 1 в соответствии с таблицей истинности дл  N-разр дного дешифратора .

Дешифратор работает следующим оО-- разом.

При смене адреса (кода ка входах 8 происходит изменение состо ни  Jd.II- ключа 6.i адресного инвертора 1.1. Фронты сигналов с выходов ЭСЛ-ключа 6.1 вьщел ютс  дифференцирующими элементами 4. (21-1) и 4,(21). При этом потенциал на входе одного из эмиттерных повторителей 5.(21-1) и 5.(21) повышаетс , а у другого понижаетс . За счет этого выходной ток одного из источников 2.(21-1) и 2..(21) тока увеличиваетс , а у другого уменьшаетс . Величины и длительности изменени выходных токов этих источников 2 тока завис т от величин элементов 11. 21 и 22, а величина статического тока коллектора транзистора 10 зависит от величин элементов 11 и 23.

Источники 2 тока подключены таким образом, что там, где на выходе ад-, ресного инвертора 1 напр жение уменьшаетс  и паразитную емкость необходимо разр дить, увеличиваетс  ток коллектора транзистора 10, обеспечива  быстрьш разр д паразитной емкости. На другом выходе адресного инвертора 1 потенциал возрастает, и зар д емкости осуществл етс  выходным токо эмиттерного повторител  7, равным сумме токов зар жаемой емкости и соответствующего источника 2 тока. Ток источника 2 тока, подключенного к данному выходу адресного инвертора 1, в этот момент времени уменьшаетс , уменьша  суммарное значение тока через эмиттерный повторитель 7.

Увеличение или уменьшение токов источников 2 тока в момент смены адреса и малое статическое значение этого тока позвол ет эффективно перезар жать паразитные емкости, подключенные к выходам адресных инверторов 1, и соответственно повысить быстродействие дешифратора и уменьшить потребл емую мощность.

Claims (1)

1. Формула изобретени 

   JU

   Дешифратор, содержащий 2 адресных формирователей (N - разр дность входного кода), 2N источников тока и N адресньк инверторов, каждый из которых выполнен на двух эмиттерных повторител х и ЭСЛ-ключе, вход которого  вл етс  входом соответствующег адресного инвертора, инверсньп и пр мой пыходы ЭСЛ-ключ  соединены с рходами соответственно первого и второго эмиттерных повторителей, выходы первого и второго эмиттерных повторителей i-ro адресного инвертора объединены с выходами соответственно (2i)-ro и (2i-1)-ro источников тока и подключены к соответствующим входам соответствующих адресных формировате- лей, выходы которых  вл ютс  одноименными выходами дешифратора, входы адресных инверторов  вл ютс  одноименными входами дешифратора, о т

   личающийсч тем, что, с целью повьпиени  быстродействи  и уменьшени  потребл емой мощности, в дешифратор введены 2N дифференцирую- элементов и 2N эмиттерных повторителей , входы (21-1)-го и (21)-го дифференцирующих элементов подключены соответственно к инверсному и пр мому выходам ЭСЛ-ключа i-ro адресного инвертора, выход каждого дифференцирующего элемента через одноименный эмиттерньм повторитель подключен к входу одноименного источника тока.