SU1377863A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства преобразовани  и буферизации данных и дл  сопр жени  ЭВМ с каналами св зи . Целью изобретени   вл етс  повышение надежности устройства. Устройство дл  ввода информации содержит блок 1 формировани  тактовых импульсов , счетчик 2, блок 3 выделени  начала кода, включающий таймер 4, сдвиговый регистр 5, дешифратор 6, формирователь импульса 7, элемент ИЛИ 8, триггер 9, первьш и второй формирователи 10 и 15 импульсов по спаду фронта входного сигнала, логические элементы И 11-14, сдвиговые регистры 16 и 17, коммутатор 18. Устройство устран ет посто нный сдвиг во всех последующих информационных посылках за счет периодического обнулени  счетчика 2 и установки триггера 9 в исходное состо ние. Кроме того, устройство выдает в ЭВМ инициативные сигналы, уведомл ющие о готовности к выдаче информации на ЭВМ с одного из сдвиговых регистров 16 и 17, что устран ет необходимость синхронизации циклов записи информации в ЭВМ и режимов записи и считывани  устройства. 1 З.П..Ф-ЛЫ, 2 ил. «

Description

Фuг.i

Изобретение относитс  к вьиисли- тельной технике и может быть использовано в качестве устройства преобразовани  и буферизации даннык и дл  сопр жени  ЭВМ с каналами св зи.

Целью изобретени   вл етс  повышение надежности устройства. .

На фиг. 1 представлена функциональна  схема устройства дл - ввода информации; на фиг. 2 - временные диаграммы процессов записи и считывани  устройства.

Устройство дл  ввода информации (фиг.1) содержит блок 1 формировани  тактовых импульсов, счетчик 2, блок 3 выделени  начала кода, содержащий таймер 4, сдвиговый регистр 5,. дешифратор 6, формирователь 7 импульсов и элемент ИЛИ 8, триггер 9, пер- вый формирователь 10 импульсов, третий , первый, второй и четвертый элементы И 11-14 соответственно, второй формирователь 15 импульсов,первый и второй сдвиговые регистры 16 и 17, коммутатор .18.

Устройство работает следующим образом .

На вход устройства поступает информационный сигнал в виде бинарного последовательного кода с тактовой частотой FT- (фиг.2а, 1, ). Информационный сигнал поступает на вход устройства либо с паузами, отдел ющими одну информационную посылк

от другой, либо началом информационной посьшки  вл етс  определенный код (кодовое слово) в начале каждой информационной посылки. Блок 1 формировани  тактовых импульсов из вход ной бинарной последовательности формирует импульсы тактовой частоты F (фиг.2б), с которой происходит запись информации в сдвиговые регистры 16 и 17, а также в сдвиговый ре- гистр 5. Только один из элементов И 12 или 13 пропускает импульсы сдвига с тактовой частотой F и только один из элементов И 10 и 14 пропуска ет импульсы информации с тактовой частотой F в данный момент времени на один из сдвиговых регистров 16 или 17 в зависимости от состо ни  плеч триггера 9 (фиг.2 д, е, ж и з). Счетчик 2 осуществл ет счет количества импульсов, а разр дность его определ етс  объемом сдвиговых ре-. гистров 16 и . При поступлении последнего записываемого в данньй

с

5 0 5

0 с

Q с

0

5

сдвиговый регистр 16 или 17 слова счетчик 2 обнул етс  и перебрасывает триггер 9 в другое состо ние (фиг.2 в, г). Состо ние плеч триггера 9 измен етс  на противоположное. Те из элементов И, которые до этого момента времени пропускали иипульсы информации и импульсы сдвига на один из сдвиговых регистров 16 или 17 закрываютс , а закрытые элементы И открываютс .

Триггер 9 управл ет также состо нием коммутатора 18, через который вьщаетс  информаци  из заполненного сдвигового регистра 16 или 17 на выход устройства, в то врем  как в другой сдвиговый регистр идет запись информации. При переходе триггера 9 из состо ни  1 в состо ние О сбрасывает один из формирователей 10 или 15.импульсов по спаду входного сигнала, на выходе которого вырабатываетс  короткий импульс определенной длительности, поступающий на выход устройства дл  уведомлени  о готовности к вьщаче информации на ЭВМ параллельньм двоичным кодом с заполненного сдвигового регистра 16 или 17 через коммутатор 18 (фиг.2 и, к).

При подаче информационной посылки с паузой, отдел ющей одну информаци- онную посылку от другой, таймер 4 вырабатывает импульс во врем  действи  паузы. При подаче информационного сигнала, когда началом информационной посылки служит определенный код в начале посылки, при записи этого кода в сдвиговый регистр 5 срабатывает дешифратор 6 и через формирователь 7 импульсов сформированный импульс поступает на вход элемента ИЛИ 8.

Импульс с таймера 4 или формировател  7 импульсов через элемент ИЛИ 8 поступает на вход обнулени  счетчика 2 и на вход триггера 9,устанавлива  его в исходное состо ние,чем ) устран етс  наличие недопустимого посто нного сдвига информации (искажени  информации) при возникновении сбо  в одной из предшествующих инфор- мационньк посылок. Полное обновление информации в сдвиговых регистрах 16 и 17 происходит при подаче на регистры 16 и 17 пачек импульсов сдвига (число импульсов в пачке равно числу разр дов регистра) с логических элементов И 12 и 13, очищающих регистры от предшествующей информации и записывающих новую информацию, поступающую на информационные входы в сдвиговые регистры 16 и 17.

Таким образом, при наличии сбоев в одной информационной посьшке во всех последующих за ней информационных посылках, передаваемых на ЭВМ, недопустимое искажение информации в них отсутствует при отсутствии в них сбоев.

Процессы записи и считывани  информации идут независимо один от другого. Врем  считывани  информации должно быть меньще времени записи информации. Запись информации идет непрерывно то в сдвиговый регистр 16, то в сдвиговый регистр 17 последовательным кодом. Считьшание информации параллельным кодом начинаетс  с момента переключени  триггера 9, когда коммутатор 18 разрешает прохождение информации с одного из сдвиговых регистров 16 или 17 на ЭВМ по импульсу , уведомл ющему о готовности к выдаче информации одного из сдвиговых регистров. Считывание информации должно заканчиватьс  раньше, чем произойдет следующее переключение

триггера 9.

Claims (2)

1. Устройство дл  ввода информации , содержащее блок формировани  тактовых импульсов, счетчик, триггер коммутатор, первый и второй формирователи импульсов, вход блока формировани  тактовых импульсов  вл етс  входом устройства, выход блока формировани  тактовых импульсов соединен со счетным входом счетчика, пр мой

0

5

0

5

0

5

0

5

и инверсный выходы триггера соединены с входами первого и второго формирователей импульсов соответственно и адресными входами коммутатора, выходы которого  вл ютс  информационными выходами устройства, отличающеес  тем, что, с целью повьштени  надежности устройства, в него введены блок вьщелени  начала кода, четыре элемента И, два сдвиговых регистра, выход блока формировани  тактовых импульсов соединен с тактовым входом блока выделени  начала кода и первыми входами первого и второго элементов И, выход блока вьщелени  начала кода соединен с входами сброса счетчика и триггера, выход счетчика соединен с входом установки триггера, первые входы третьего и четвертого элементов И объединены с информационным входом блока вьщелени  начала кода и входом блока формировани  тактовых импульсов , выход триггера соединен с вторыми входами первого и третьего элементов И, инверсный выход триггера соединен с вторыми входами второго и четвертого элементов И, выходы которых соединены соответственно с входом сдвига и информационньм входом первого сдвигового регистра, выходы первого и третьего элементов И соединены соответственно с- входом сдвига и информационным входом второго сдвигового регистра, выходы сдвиговых регистров соединены с соответствующими информационными входами коммутатора, выходы формирователей импульсов  вл ютс  стробирую- щими выходами устройства.

2. Устройство по п.1, отличающеес  тем, что блок вьщелени  начала кода содержит сдвиговый регистр, дещифратор, формирователь импульса, таймер, элемент ИЛИ, выход которого  вл етс  выходом блока , вход сдвига сдвигового регистра объединен с входом таймера и  вл етс  тактовым входом блока, информационный вход сдвигового регистра  вл етс  информационным входом блока, выходы сдвигового регистра соединены с входами дешифратора, выход которого соединен с входом формировател  импульса, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом таймера.