SU1376229A1

SU1376229A1 - Фазовый дискриминатор

Info

Publication number: SU1376229A1
Application number: SU843727015A
Authority: SU
Inventors: Анатолий Александрович Гаришин
Original assignee: Предприятие П/Я А-3759
Priority date: 1984-04-12
Filing date: 1984-04-12
Publication date: 1988-02-23

Abstract

Изобретение относитс к радиотехнике и может использоватьс дл измерени разности фаз двух напр жений . Цель изобретени - повьппение быстродействи и уменьшение зоны нечувствительности при измерении малых фазовых рассогласований. Устр-во содержит два формировател ( Ф ) 1 и 2 импульсов, два D-триггера 3 и 4, два злемента И-НЕ 5 и 6, сумматор 7. Дл обеспечени цели вход Ф 1 соединен с вторьм входом элемента И- .НЕ 5 и с входом синхронизации D-триггера 4. Вход Ф 2 соединен с вторым входом элемента И-НЕ бис входом синхронизации 0 триггера 3, причем выходы Ф 1 и Ф 2 подключен 1 к информационным входам D-триггеров 3 и 4 соответственно. Ф 1 и Ф 2 вьшол- нены на инверторах. 2 ил.

Description

Фи&.1

Изобретение относитс к радиотехнике и может использоватьс дл измерени разности фаз двух напр жений .

Цель изобретени - повьшение быстродействи и уменьшение зоны нечувствительности при измерении малых фазовых рассогласований.

На фиг.1 приведена структурна электрическа схема предлагаемого фазового дискриминатора; на фиг.2 - диаграммы, по сн ющие работу дискриминатора .

Фазовый дискриминатор содержит первый 1 и второй 2 формирователи импульсов,первый 5 и второй 4 D-триг- геры, первый 5 и второй 6 элементы И-НЕ и сумматор 7.

Фазовый дискриминатор работает следующим образом.

Предположим, что входной сигнал (фиг.2а) опережает по фазе опорный (фиг.26). В этом случае на информационный вход второго D-триггера 4 с формировател 2 импульсов поступает опорный сигнал с уровнем логической 1. Передний фронт входного сигнала , поступающий на вход синхронизации второго D-триггера 4, устанавливает на его пр мом выходе уровень логической 1. По переднему фронту опорного сигнала на выходе элемента И-НЕ 6 ( фиг.2в) формируетс импульс с уровнем логического О, передний фронт которого устанавливает на выходе второго D-триггера 4 уровень логического О. Следовательно , длительность импульса на выходе второго D-триггера 4 ( фиг.2г) пропорциональна фазовому сдвигу между входным и опорным сигналами.

Уровень напр жени на выходе первого D-триггера 3 соответствует уровню логического О, так как в момент поступлени на вход синхронизации D-триггер 3 переднего фронта опорного СИГН.1 .а на его информационный вход с формировател . 1 импульсов поступает сигнал с уровнем логического О. Если входной сигнал (фиг.28) остает по фазе от опорного сигнала (фиг.2е), то на выходе первого D-триггера 3 формируетс импульс (фиг.2з), длительность которого также пропорциональна фазовому сдвигу между входным и опорным сигналами. Запуск и сброс D-триггера 3 производитс соответственно передним фронтом опорного сигнала и передним фронтом импульса с элемента ИНЕ 5 (.фиг.2ж;.

Уровень напр жени на выходе второго D-триггера 4 соответствует уровню логического О, так как в момент поступлени на вход синхронизации D-триггера 4 переднего фронта входного сигйала на его информационный

вход с формировател 2 импульсов поступает опорный сигнал с уровнем логического О.

Напр жение на выходе сумматора.7 пропорционально длительности импульсов , поступающих на его входы с выходов обоих D-триггеров 3 и 4, а пол рность напр жени зависит от знака фазового рассогласовани мелзду входным и опорным сигналами.

Форму л а изобретени

Фазовый дискриминатор, содержащий первый и второй формирователи импульсов , входы которых вл ютс входами

фазового дискриминатора, первый и

второй D-триггеры, пр мые выходы которых подключены к первым входам первого и второго элементов И-НЕ и первому и второму входам сумматора соответственно; выходы первого и второго элементов И-НЕ подключены к входам сброса первого и второго D-триггеров соответственно, о тличающий- с тем, что, с целью повышени

быстродействи и уменьшени зоны

нечувствительности при измерении малых фазовых рассогласований, вход первого формировател импульсов соединен с ,вторым входом первого элемента И-НЕ и с входом синхронизации второго D-триггера, а вход второго формировател импульсов соединен с вторым входом второго элемента И-НЕ и с входом синхронизации первого

D-триггера, причем выходы первого и второго формирователей импульсов подключены к информационным входам первого и второго D-триггеров соответственно , при этом формирователи импульсов выполнены на инверторах.

Фиг. 2

Claims

25 Формула изобретения

Фазовый дискриминатор, содержащий первый и второй формирователи импульсов, входы которых являются входами 30 фазового дискриминатора, первый и второй D-триггеры, прямые выходы которых подключены к первым входам первого и второго элементов И-НЕ и первому и второму входам сумматора со— 55 ответственно, выходы первого и второго элементов И-НЕ подключены к входам сброса первого и второго D-триггеров соответственно, о тличающийс я тем, что,' с целью повышения 40 быстродействия и уменьшения зоны нечувствительности при измерении малых фазовых рассогласований,' вход первого формирователя импульсов соединен с₍вторым входом первого эле45 мента И-НЕ и с входом синхронизации второго D-триггера, а вход второго формирователя импульсов соединен с вторым входом второго элемента И-НЕ и с входом синхронизации первого 5θ D-триггера, причем выходы первого и второго формирователей импульсов подключены к информационным входам первого и второго D-триггеров соответственно, при этом формирователи импульсов выполнены на инверторах.