SU1374244A1 - Программируемый цифровой фильтр - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в измерительных устройствах систем автоматического управлени  и св зи. Цель изобретени  - повьшение быстродействи . Поставленна  цель достигаетс  за счет того, что про-, .граммируемый цифровой фильтр содержит регистры 1, 2, сумматор 3, мультиплексор 4, сумматор 5, регистр 6, мультиплексоры 7, 8, 9, сумматор 10, триггер 11, регистр 12, дешифратор 13, регистр константы 14, сдвиговые регистры 15, 16, регистры 17, 18,- блоки умножени  19, 20, блоки элементов НЕ 21, 22, сумматор 23, блок синхронизации 24. 4 ил. (Л

Description

У1

О9

ю i

4

СригЛ

Изобретение относитс  .к вычислительной технике и может найти применение в измерительных устройствах систем автоматического управлени  и св зи. ,

Цель изобретени  - повьшение быстродействи  .

Устройство реализует разностные уравнени  фильтров 2-го пор дка, в том числе полосового (ПФ), фильтра нижних частот (ФНЧ) и фильтра верхних частот (ФВЧ):

У, (х; + 2х,. + х,.,) Ау (х; - 2х,-,, + х,-.2 ) 2- +

,-С

( + 0. - X f.j) 2 + Ay, + Ву.. дл  ПФ,

где X., у. - текущие значени  входного и выходного сиг- налов;

f-1 1-4 - предшествующие значе- у, У,-.1 ни  переменных;

А, В - весовые коэффициенты} .С - константа масштабиро- вани .

На фиг. 1 изображена функционапь- на   схема программируемого цифрового фильтра, на фиг. 2 - функциональна  схема блока умножени ;.на фиг. 3 - функциональна  схема блока синхронизации , на фиг. временные диаграммы фильтра.

Программируемый цифровой фильтр (фиг. 1) содержит регистры 1 и 2, сумматор 3, мультиплексор 4, сумматор 5, регистр 6, мультиплексоры 7-9, сумматор 10, D-триггер 11, регистр 12, дешифратор 13, регистр 14 константы, сдвиговые регистры 15 и 16, регистры 17 и 13, блоки 19 и 20 умножени , блоки 21 и 22 инвертировани  знака, сумматор 23, блок 24 синхронизации .

Каждый из блоков 19 и 20 умноже- ни  (фиг. 2) содержит N-разр дные (комбинационный) сумматор 25, мультиплексор 26, регистр (аккумул тор) 27 и D-триггер 28.

Блок 24 синхронизации (фиг. 3) со держит 2-разр дный счетчик 29, 4-раз р зньй счетчик 30, триггеры 31 и 32, тактовый генератор 33 и дешифраторы 34 и 35.

Программируемый цифровой фильтр работает следующим образом.

Дл  настройки фильтра на выбран- ную передаточную функцию в регистр 14 (фиг. 1) импульсом Начальна  установка вводитс  вектор состо ни  V (Р, А, В), где F - 2-разр дный код передаточной функции. Тем же импульсом стираетс  содержимое регистров .2, 6, 17, 18 и 12. Содержимое регист

,--1 + Ву;. дл  ФНЧ, Ау,, + By,-.j дл  ФВЧ, (1)

5

20

25

30 с

Q

.с

0

5

I

ра 14 сохран етс  на врем  работы с заданной передаточной функцией фильтра. Результатом начальной-установки  вл етс  выбор одного из трех уравнений (1), которые можно записать одной строкой

у. (х .., +АХ,..,) 2- + .- Ау,..,+ By..5(2)

где Hi, - переменные на выходе дешифратора 13, завис щие от кода F, который принимает значение 01 дл  ФНЧ, 10 - дл  ФВЧ, 11 - дл  ПФ.

Дешифратор 13 обеспечивает формирование функций i(F) и /}(F) :

f 2npHF 01,г,1„рнр 01

-2 при F 10, ft 1 и

nt7

0 при F 11,

Константа масштабировани  также зависит от кода F:

Г 6 при F 01, С -1 1 при F 10,

L 3 при F 11.

При настройке на фильтр нижних час тот между блоками устройства устанавливаютс  следующие св зи. Мультиплексор 4 соедин ет пр мой выход регистра 2 с вторым входом сумматора 3.Мультиплексор 7 подключает пр мой выход регистра. 6 к второму входу сумматора 5. На входы переноса сумматора 3 и 5 из дешифратора 13 подаетс  потенциал О. Коэффициент передачи мультиплексора 8 устанавливаетс  равным а мультиплексора 9 - равным 1.

При настройке на фильтр верхних частот мультиплексор 4 соедин ет инверсный выход регистра 2 с входом сумматора 3, а мультиплексор 7 - пр мой выход регистра 6 с входом сумматора 5. На вход первого разр да и вход переноса сумматора 3 из дешиф 1 ,

ратора 13 поступает потенциал а на вход переноса сумматора 5 - потенциал О. Коэффициенты передачи мультиплексоров 8 и 9 устанавливаютс  единичными.

При выборе полосового фильтра мультиплексор 4 запираетс  и выдает нули по всем разр дам на вход сумматора 3. Мультиплексор 7 со един ет инверсный выход регистра 6 с входом сумматора 5, На вход переноса сумматора 3 из дешифратора 13 поступает потенциал О, а на вход переноса сумматора 5 - потенциал 1. Коэффи- циент передачи мультиплексора 8 принимает значение 1, а мультиплексора 9 - 0,25.

. В любом из рассмотренных вариантов настройка цифрового фильтра за- вершаетс  не более, чем через 0,1- 0,15 МКС после записи вектора состо ни  в регистр 14.

Текущее значение переменной у. на выходе фильтра вычисл етс  цикличес- ки с частотой выборки входной переменной X.. Эта частота зависит от быстродействи  внешнего источника информации . Последний по мере готовности нового значени  х , на входе Последний импульс управлени   вл ет гистра 1 посьшает импульс Пуск на вход блока 24 синхронизации (фиг.4а), и с этого момента начинаетс  цикл работы фильтра. В блоке 24 синхронизации (фиг. 1 и 3) триггер 31 переходит в состо ние 1 (фиг. 46) и остаетс  в нем в течение двух тактов генератора 33 (фиг. 4в). Импульс Пуск используетс  и как команда пересьшки числа из регистра 2 в регистр 6, а также из регистра 17 в элемент 18 задержки. В результате в регистрах 6 и 18 записываютс  новые

35

40

с  сигналом окончани  цикла работы фильтра. Так как сумматоры 3 и 5 комбинационного типа, то сразу после записи числа х - в регистр 1 на выходе сумматора 3 по вл етс  число X . + V X у, , а на выходе сумматора 5 - число X. + о/х.| . . В соответствии с выбранной передаточной функцией на выходе мультиплексора 9 по вл етс  произведение (х- + о/х., + /5 X .р 2 - (С-1) Члены уравнени  (2) Ау и By . вычисл ютс  одновременно следующим образом. Двоична  цифра последовательного кода множител  А и В управл ет состо нием соответствующего мультиплексора 26 в блоках 19 и 20 умножени . Если цифра множител 

значени 

м

и у

1-1

соответственно

(фиг. 4г). Дешифратор 35 по первому тактовому импульсу формирует имаульс передачи содержимого регистров 1 и 12 в регистры 2 и 17 (фиг. 4д), благодар  чему запоминаютс  новые значени  Х и У.. В первой половине второго такта дешифратор 35 формирует импульс записи очередного значени  х. в регистр 1 (фиг. 4е). Этим же импульсом производитс  сброс регистров 27 в блоках 19 и 20 умножени , а также запись модулей весовых коэффициентов А и В в пр мом коде в сдвиговые регистры 15 и 16. Во втором такте дешифратор 35 переводит триггер 32

-JQ 5 20

25 374244

в состо  ние

1 (фиг. 4з), а триггер 31 возвращаетс  в нулевое состо ние импульсов переполнени  счетчика 29. Триггер 32 разрешает работу счетчика 30, с помощью которого формируетс  сери  управл ющих импульсов дл  сдвиговых регистров 15 и 16 и блоков 19 и 20 умножени . Сери  заканчиваетс  в начале (N+2)-ro такта работы счетчика 30, когда дешифратор 34 фиксирует такт с указанным номером и возвращает триггер 32 в нулевое состо ние (фиг. 4з, и). В рассматриваемом примере блок 24 синхронизации выполнен дл  10-разр днЬгх коэффициентов А и В. Поэтому сери  управл ющих импульсов включает в себ  9 импульсов, сдвига дл  сдвиговых регистров 15 и 16 (фиг. 4к), из которых модули коэффициентов А и В выхо- - д т младшими разр дами вперед (фиг. 4л)j 9 импульсов записи чисел из сумматоров 25 в регистры 27 (фиг. 4м); 8 импульсов записи содержимого 1-го разр да регистра 27 в триггер 28 (фиг. 4н); импульс округлени  результата (фиг. 4о) и записи результата в регистр 12.(фиг. 4п).

Последний импульс управлени   вл ет

с  сигналом окончани  цикла работы фильтра. Так как сумматоры 3 и 5 комбинационного типа, то сразу после записи числа х - в регистр 1 на выходе сумматора 3 по вл етс  число X . + V X у, , а на выходе сумматора 5 - число X. + о/х.| . . В соответствии с выбранной передаточной функцией на выходе мультиплексора 9 по вл етс  произведение (х- + о/х., + /5 X .р 2 - (С-1) Члены уравнени  (2) Ау и By . вычисл ютс  одновременно следующим образом. Двоична  цифра последовательного кода множител  А и В управл ет состо нием соответствующего мультиплексора 26 в блоках 19 и 20 умножени . Если цифра множител 

а;

О (Ь . 0), где j О, 1, 2,

..., 8, то на выходе мультиплексора 26 будет число О, а если а, 1 (Ь 1)., то число у,-. (в блоке 19) или у j (в блоке 20). На выходе сумматора 25 в блоке 19 умножени  в J-M такте образуетс  сумма.

и

пгде и

У,-., а,- + 0,5 и,.;+ PJ,,,

- число в регистре 27 к началу j-ro такта;

51374244

р. - цифра в триггере 28

к началу j-ro такта. В этом же такте на вькоде сумматора 25 в блоке 20 умножени  образу- с етс  число

Y,-,- у..., Ь,- + 0.5 V,-,j-, -ь qy.,, где V,,-j.,- число в регистре 27 к

началу j-ro такта

.q - - цифра в триггере 28. 10 Умножение на коэффициент 0,5 в указанных уравнени х обеспечиваетс  за счет косых св зей между выходом регистра.27 и вторым входом сумматора 25, т.е. за счет смещени  содер- 5 жимого регистра 27 на один разр д вправо. При таком сдвиге отбрасываема  цифра 1-го разр да запомина- етс  в триггере 281 и учитываетс  в следующем такте как цифра переноса 20 в сумматоре 25. В середине каждого такта умножени  число с выхода сумматора 25 записываетс  в регистр 27. К концу 9-го такта умножени  в бло .

ке 19 фбрмируетс  число lAl у ,-., , в блоке 20 - число 1в1 У{. . Если знак весового коэффициента положительный , то произведение передаетс  через соответствующий блок (21 или 22) на вход сумматора 23 без изменени . В противном случае произведение инвертируетс  по всем разр дам, а к содержимому младшего разр да добавл етс  i. В результате число остаетс  в дополнительном коде, но его знак измен етс  на- противоположный. Из услови  устойчивости рекурсивного фильтра 2-го пор дка модуль коэффициента А выбираетс  в пределах от О до 2, а коэффициента В - от О до 1. Так как число А может быть больше 1, то оба множител  приходитс  уменьшать вдвое. Кроме того, при передаче ре- зультата из сумматора 10 в регистр 12 число также уменьшаетс  в 2 раза. Поэтому сумма произведений передаетс  с выхода сумматора 23 на вход сумматора 10 со сдвигом на 2 разр да влево, т.е. умножаетс  на 4 и тем самым восстанавливаютс  заданные значени  коэффициентов. Во второй половине последнего такта работы блока 24 синхронизации число на выходе сумматора 10 округл етс  путем записи содержимого 1-го разр да этого сумматора в триггер 11 (фиг. 4о) с последующим добавлением этой цифры к содержимому младшего разр да по входу переноса. После округлени  число с выходов 2,.,

..., N+1 сумматора.10 записываетс  в N-разр дный регистр 12 последним управл ющим импульсом (фиг. 4п), который возвращает триггер 32 в нулевое состо ние и тем самым переводит цифровой фильтр в ждущий режим. Число в регистре 12 хранитс  до следующего импульса Пуск и представл ет собой результат вычислени  у. по формуле (2) в дополнительном коде. Цикл работы фильтра от момента прихода импульса Пуск до момента записи числа в регистр 12 согласно временной диаграмме (фиг, 4) включает в себ  1,5 такта формировани  нерекурсивной части уравнени  (2), М тактов умножени  и 1, такт округлени  и регистрации результата.

Claims (2)

1. Формула изобретени 

   Программируемый .цифровой фильтр, содержащий четыре регистра, два блока умножени , блок синхронизации, первый сумматор, выход которого подключен к информационному входу первого регистра, выход которого  вл етс  выходом фильтра и подключен к информационному входу второго регист ра, информационный вход третьего регистра подключен к выходу четвертого регистра, информационный вход которого  вл етс  информационным входом фильтра, первьш выход блока синхронизации подключен к тактовым входам с первого по четвертый регистров, о т- личающ.ийс  тем, что, с целью повьш1ени  быстродействи , в него введены второй, третий и четвертый сумматоры, четыре мультиплексора, п тый и шестой регистры, два сдвиговых регистра, дешифратор, два блока ин- вентировани  знака, регистр константы , триггер, причем выход четвертого регистра подключен к входу первого слагаемого второго сумматора, выход которого подключен к входу первого слагаемого третьего сумматора, выходы разр дов которого подключены к соответствующим информационным входам первого мультиплексора, выходы разр дов которого подключены к соответствующим информационным вводам второго мультиплексора, выход которого подключен к входу первого слагаемого первого сумматора, вход второго слагаемого которого подключен к выходу четвертого сумматора, первый и второй

   входы которого подключены к выходам соответственно первого и второго блоков инвентировани  знака, информационные входы которых подключены к выходам соответственно первого и второго блоков умножени , входы множител  .которых подключены к выходам соответственно первого и второго сдвиговых регистров, информационные входы кото- рых подключены соответственно к первому и второму выходам регистра константы , информационный вход которого  вл етс  входом задани  константы фильтра, входом запуска которого  вл етс  вход запуска блока синхронизации , первый выход которого подключен к тактовым входам п того, шестого регистров и триггера, выход которого подключен к входу переноса первого сумматора, выход первого разр да которого подключен к D-входу триггера, инверсный выход третьего регистра подключен к первому информационному вход третьего мультиплексора, выход кото- рого подключен к входу второго сумматора , выход третьего регистра подключен к второму информационному входу третьего мультиплексора и информационному входу п того регистра, пр мой и инверсный выходы которого подключены соответственно к первому и второму информационным входам четвертого мультиплексора , выход которого подключен к входу второго слагаемого третьего сумматора, выход второго регистра под ключен к входу множимого первого блока умножени  и информационному входу шестого регистра, выход которого подключен к входу множимого второго блока умножени  и управл ющий вход которого соединен с управл к цим входом первого блока умножени  и подключен к второму выходу блока синхронизации.

   д 0 5 о

   третий выход которого подключен к тактовым входам первого и второго сдвиго-. вых регистров, третий выход -регистра константы подключен к входу дешифратора , первый, второй, третий, четвер- тьй, п тый и шестой выходы которого подключены соответственно к входу переноса второго сумматора, входу переноса третьего сумматора и управл ющим входам первого, второго, третьего и четвертого мультиплексоров, установоч- ньш вход регистра константы соединен с установочными входами первого, вто- 5 рого, третьего, п того, шестого регистров и  вл етс  установочным входом фильтра, четвертый и п тый выходы регистра константы подключены к управл ющим входам соответственно первого и второго блоков инвертировани  знака , причем каждый из блоков умножени  содержит триггер,, мультиплексор, сумматор и регистр, выход которого подключен к входу первого слагаемого сумматора, выход которого подключен к информационному входу регистра, выход первого разр да которого подключен к D-входу триггера, выход которого подключен к входу переноса сумматора , вход второго слагаемого которого подключен к выходу мультиплексора, управл ющий и первый информационный входы которого  вл ютс  соответственно входом множител  и входом задани  О блока умножени , управл ющим входом которого  вл ютс  объединенные между собой тактовые входы триггера и регистра и вход обнулени  регистра , второй информационный вход мультиплексора  вл етс  входом множимого блока умножени , вход знакового разр да входа множимого которого объединен с выходом регистра, который  вл етс  выходом блока умножени .

   5

   ОкрдеА.

   с

   j5

   MHWutne/л

   0

   25

   Множимое

   Запись

   Cffooc

   29

   53

   3Z LU

   30

   27
2. 2...N

   -

   Знак

   ф1/г.2

   J5

   Я SAOKOM

   34

   1,2,6, JJJZ. 75...2Z7

   Фиг.З

   аTL

   У

   I

   1

   5-JTixuTTiJi-rijnj jajT n

   Фиг.