SU1368859A1 - Устройство дл программного управлени - Google Patents
Устройство дл программного управлени Download PDFInfo
- Publication number
- SU1368859A1 SU1368859A1 SU864105729A SU4105729A SU1368859A1 SU 1368859 A1 SU1368859 A1 SU 1368859A1 SU 864105729 A SU864105729 A SU 864105729A SU 4105729 A SU4105729 A SU 4105729A SU 1368859 A1 SU1368859 A1 SU 1368859A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- elements
- register
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и мо- жей найти применение при организации мультипрограммной работы ЭВМ и вычислительных систем, автоматизированных испытательных комплексов, программируемых контроллеров, АСУ технологическими процессами. Целью изобретени вл етс расширение области применени устройства на основе расширени набора команд управлени без уве- личени объема блока пам ти.Устройство программного управлени содержит счетчик 2 адреса, регистр 3 с пол ми 3.1 и 3.2, блок пам ти 1, выходной регистр 4 с пол ми 4.1-4.3, дешифратор 6, блок 7 элементов И, блок 8 элементов ИЛИ, триггер 9 запуска, 1 енератор 10 тактовых импульсов, элемент И 11, элементы ИЛИ 12-14, блок 5 элементов суммы по модулю два, одновибратор 15. Изобретение основано на модификации команды управлени , выдаваемой устройством, путем наложени на нее кода маски и изменени тем самым кода этой команды. Введение блока 5 элементов суммы по модулю два позвол ет осуществить модификацию кода команды управлени , хранимой в блоке пам ти. 2 ил. te (Л
Description
00 О5
сх
00 СП
со
11
Изобретение относитс к автоматике и вычислительной технике и может найти применение при организации мультипрограммной работы ЭВМ и вычислительных систем, автоматизированных испытательных комплексов, программируемых контроллеров, АСУ технологическими процессами.
Цель изобретени - расширение области применени устройства на основе расширени набора команд управлени без увеличени о бъема блока пам ти.
На фиг.1 представлена функциональ на схема предлагаемого устройства; на фиг.2 - временна диаграмма функционировани этого устройства.
Устройство дл программного управлени содержит блок 1 пам ти, счет- чик 2 адреса, регистр 3 с пол ми 3.1 и 3.2, выходной регистр 4 с пол ми 4.) - 4.3, первым управл ющим выходом 4.4 и вторым управл ющим выходом 4.5, блок 5 элементов суммы по модулю два, дешифратор 6, блок 7 элементов И, блок 8 элементов ИЛИ триггер 9 запуска, генератор 10 тактовых импульсов, элемент И 11, первый элемент ИЛИ 12, третий элемент ИЛИ 13, второй элемент ИЛИ 14, одно- вибратор 15, первый вход 16 устройст
0
45
20
регистра, команды управлени , храни-, мые в блоке пам ти, могут быть использованы дл новых приложений, например при расширении функций управл емого объекта.
Устройство функционирует в двух режимах: при реализации обычного набора команд, когда программы управлени на их основе хран тс в блоке пам ти,и при реализации расширенного списка команд, когда увеличение списка команд требует расширени программ управлени .
В исходном состо нии элементы пам ти устройства наход тс в нулевом состо нии.
Работа устройства при реализации обычного списка команд.
Код первой команды выполн емой программы с входа 16 устройства заноситс в регистр 3. При работе устройства в режиме реализации обычного списка команд (заданного набо- 25 ром программ, хранимых в блоке 1 пам ти) значени разр дов пол 3.1 регистра 3 равны нулю. На выходе пол 3.2 регистра 3 устанавливаетс код первой команды,определ ющий начальный адрес программы управлени .
30
Одновременно с записью кода в регистр 3 с входа Т8 устройства подаетс сиг
ва, второй вход 17 устройства, управ- нал, устанавливающий триггер 9 запусл ющий вход 18 устройства и выход 19 устройства.
Сущность изобретени состоит в модификации команды путем наложени на нее кода маски и изменени тем самым кода выдаваемой команды управлени . Код маски задаетс пользователем , что дает возможность ему расширить основной набор команд управлени .
Сущность изобретени реализуетс путем введени следующей совокупности конструктивных признаков, обуславливающих соответствие предлагаемого технического решени критерию новизна .
Введение блока элементов суммы по модулю два позвол ет осуществить модификацию кода команды управлени , хранимой в блоке пам ти.
Введение пол регистра и соединение его с входом блока элементов суммы по модулю два обусловлено необходимостью временного хранени кода маски дл модификации кода команды управлени . Измен код маски в поле
5
5
ка в единичное состо ние. При переходе триггера 9 запуска в единичное состо ние на выходе одновибратора 15 формируетс импульс, поступаю1ций через элемент ИЛИ 13 на синхронизирующий вход счетчика 2 адреса. По этому 0 импульсу информаци с пол 3.2 регистра 3 через блок 8 элементов ИЛИ будет занесена в счетчик 2 адреса. В счетчик 2 адреса будет записан код, определ ющий начальный адрес первой команды программы управлени .
По адресу, записанному в счетчике 2 адреса, из блока 1 пам ти будет сосчитана управл юща информаци . По тактовому импульсу с выхода генератора 10 информации, сосчитанна из блока 1 пам ти, через блок 5 элементов суммы по модулю два заноситс в выходной регистр 4. Операционна часть команды управлени с пол 4.1 выход- ного регистра поступает на выход 19 устройства дл управлени , например, исполнительными механизмами и блоками . Одновременно с выдачей операционной части команды с вьсхода 4.4 ре0
5
3
гистра 4 вьодаетс метка-признак выдачи команды. Данна метка поступае на счетный вход счетчика 2 адреса и увеличивает его содержимое на единицу . Очередной тактовый импульс с выхода генератора 10 после обращени к блоку 1 пам ти заносит очередную команду в выходной регистр 4 и с пол 4.1 на выход 19 на управление. Аналогичным образом происходит выдача линейной последовательности команд управлени .
При команде ветвлени в выходной регистр 4 поступает операционна часть команды (код заноситс в поле 4.1), а также немодифицируема част адреса (заноситс в поле 4.2) и код провер емого логического услови (код заноситс в поле 4,3). При выдаче информации (команды ветвлени ) с выходного регистра 4 код провер емого логического услови поступает на дешифратор 6 логических условий. Информаци о провер емом логическом условии с входа 17 устройства поступает на вход блока 7 элементов И, и если провер емое логическое условие выполнено, то на выходе элемент ИЛИ 14 по вл етс сигнал логической 1, который изменит значение модифицируемого разр да адреса и тем самым дополнит посто нную часть адреса, поступающую с пол 4,2 выходного регистра 4 через блок 8 элементов ИЛИ на счетчик 2 адреса. Тем самым будет окончательно сформирован начальный адрес очередной линейной последовательности команд и работа устройства продолжаетс аналогично рассмотренному ранее.
При выдаче последней команды программы управлени с пол 4.5 выходного регистра 4 выдаетс метка-признак окончани программы. Эта метка поступает на R-вход триггера 9 запуска.
Работа устройства при реализации расширенного списка команд управлени
Работа устройства дл программного управлени при реализации расширенного списка команд аналогична работе устройства при реализации обычного списка команд. Отличительным вл етс то, что при необходимости реализации дополнительной команды, код которой отсутствует в блоке 1 пам ти, в поле 3.1 регистра 3 с входа 16 устройства заноситс код маски Сосчитанна команда линейной последовательности поступает на блок 5
0
5
0
0
5
0
элементов суммы по модулю два где модифицируетс кодом, поступившим из регистра 3. Модифицированна команда с блока 5 элементов (сумматора ) по модулю два заноситс в выходной регистр 4 и с приходом на синхронизирующий вход импульса выдаетс на выход 19 устройства. Далее устройство функционирует аналогично рассмотренному ранее.
Таким образом, в результате модификации имеющегос набора в блоке 1 пам ти команд управлени , этот набор дополн етс без расширени управл ющей пам ти. Расширение списка команд управлени , пользователем расшир ет функциональные возможности устройства и, как следствие, расшир ет область применени .предлагаемого технического решени по сравнению с известным прототипом.
Ф о
Р м у л а из
обретени Устройство дл программного уп5 равлени , содержащее блок пам ти, счетчик адреса, входной регистр, выходной регистр, генератор тактовых импульсов, триггер запуска, элемент И, блок элементов ИЛИ, первый и второй элементы ИЛИ, одновибратор, причем управл ющий вход устройства соединен с S-входом триггера запуска, первый выход генератора тактовых импульсов соединен с первым входом элемента И, выходы счетчика адреса соединены с адресными входами блока пам ти , первый вход устройства соединен с информационным и синхронизирующим входами входного регистра, выход первого пол выходного регистра соединен с выходом устройства, отличающеес тем, что, с целью расширени области применени устройства на основе расширени набора ко5 манд управлени без увеличени объема блока пам ти, устройство дополнительно содержит блок элементов суммы по модулю два, дешифратор, блок элементов И, третий элемент ИЛИ, причем вы0 ход первого пол входного регистра соединен с первым входом блока элементов суммы по модулю два, выход блока пам ти соединен с вторым входом блока элементов суммы по модулю
5 два, выход которого соединен с информационным входом выходного регистра, выход второго пол входного регистра соединен с перв ым входом блока элементов ИЛИ, выход которого соединен
51
с информационным входом счетчика адреса , выход второго пол выходного регистра соединен с вторым входом блока элементов ИЛИ и с входами первого элемента ИЛИ, выход которого соединен с вторым входом элемента И выход третьего пол выходного регистра соединен с дешифратором, выходы которого соединены с первыми входами блока элементов И, второй вход устройства соединен с вторыми входами блока элементов И, выходы которого соединены с входами третьего элемента ИЛИ, выход которого соединен с вторыми входами блока элементов ИЛИ
I
JLJLJKTK ГК
ГК }л
и входом первого элемента ИЛИ, выход элемента И соединен с первым входом второго элемента ИЛИ, выход триггера запуска соединен с входом генератора тактовых импульсов и с входом одно- вибратора, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с синхронизирующим входом счетчика адреса, рой выход генератора тактовых импульсов соединен с синхронизирующим входом выходного регистра, четвертое поле которого соединено с суммирующим входом счетчика адреса, а п тое поле с R-входом триггера запуска.
г,
n,
Ш-,
t
t t
cpus.Z
Claims (1)
- Формула изобретеУстройство для программного равления, содержащее блок памяти, счетчик адреса, входной регистр, выходной регистр, генератор тактовых импульсов, триггер запуска, элемент И, блок элементов ИЛИ, первый и второй элементы ИЛИ, одновибратор, причем управляющий вход устройства соединен с S-входом триггера запуска, первый выход генератора тактовых импульсов соединен с первым входом элемента И, выходы счетчика адреса соединены с адресными входами блока памяти, первый вход устройства соединен с информационным и синхронизирующим входами входного регистра, выход первого поля выходного регистра соединен с выходом устройства, отличающееся тем, что, с целью расширения области применения устройства на основе расширения набора команд управления без увеличения объема блока памяти, устройство дополнительно содержит блок элементов суммы по модулю два, дешифратор, блок элементов И, третий элемент ИЛИ, причем вы50 ход первого поля входного регистра соединен с первым входом блока элементов суммы по модулю два, выход блока памяти соединен с вторым входом блока элементов суммы по модулю55 два, выход которого соединен с инфор мационным входом выходного регистра, выход второго поля входного регистра соединен с перв’ым входом блока элементов ИЛИ, выход которого соединен с информационным входом счетчика адреса, выход второго поля выходного регистра соединен с вторым входом блока элементов ИЛИ и с входами первого элемента ИЛИ, выход которого соединен с вторым входом элемента И, выход третьего поля выходного регистра соединен с дешифратором, выходы которого соединены с первыми входами блока элементов И, второй вход устройства соединен с вторыми входами блока элементов И, выходы которого соединены с входами третьего элемента ИЛИ, выход которого соединен с ) вторыми входами блока элементов ИЛИ и входом первого элемента ИЛИ, выход элемента И соединен с первым входом второго элемента ИЛИ, выход триггера запуска соединен с входом генератора тактовых импульсов и с входом одновибратора, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с синхронизирующим входом счетчика адреса, вто·рой выход генератора тактовых импульсов соединен с синхронизирующим входом выходного регистра, четвертое поле которого соединено с суммирующим входом счетчика адреса, а пятое поле с R-входом триггера запуска.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864105729A SU1368859A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл программного управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864105729A SU1368859A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл программного управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1368859A1 true SU1368859A1 (ru) | 1988-01-23 |
Family
ID=21252139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864105729A SU1368859A1 (ru) | 1986-05-20 | 1986-05-20 | Устройство дл программного управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1368859A1 (ru) |
-
1986
- 1986-05-20 SU SU864105729A patent/SU1368859A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1057927, кл. G 05 В 19/18, 1982. Авторское свидетельство СССР № 1251032, кл. С 05 В 19/18, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4970418A (en) | Programmable memory state machine for providing variable clocking to a multimode memory | |
US4047245A (en) | Indirect memory addressing | |
SU1368859A1 (ru) | Устройство дл программного управлени | |
US4479180A (en) | Digital memory system utilizing fast and slow address dependent access cycles | |
JPS6334795A (ja) | 半導体記憶装置 | |
US4567571A (en) | Memory control for refreshing in a step mode | |
JPS6285343A (ja) | メモリ読み出し回路 | |
SU1238035A1 (ru) | Устройство дл программного управлени | |
SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1397908A1 (ru) | Микропрограммное устройство управлени | |
JP2692444B2 (ja) | タイマ装置 | |
SU1144110A1 (ru) | Устройство дл управлени сопрограммами | |
SU1589282A1 (ru) | Контроллер пам ти | |
SU1328795A1 (ru) | Устройство дл программного управлени процессами | |
SU1520480A1 (ru) | Устройство дл программного управлени | |
SU1553984A1 (ru) | Микропрограммный процессор | |
SU1108448A1 (ru) | Микропрограммное устройство управлени | |
SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
SU1564620A2 (ru) | Устройство дл управлени микропроцессорной системой | |
SU879563A1 (ru) | Устройство дл контрол программ | |
SU830380A1 (ru) | Управл ющий автомат | |
SU1103230A1 (ru) | Микропрограммное устройство управлени | |
JP3469923B2 (ja) | 2進出力信号プログラマ | |
SU525083A1 (ru) | Устройство дл поиска экспериментальных значений | |
SU1246100A1 (ru) | Устройство дл отладки программ |