SU1361575A1 - Device for computing walsh-hadamar transform coefficients - Google Patents

Device for computing walsh-hadamar transform coefficients Download PDF

Info

Publication number
SU1361575A1
SU1361575A1 SU864098239A SU4098239A SU1361575A1 SU 1361575 A1 SU1361575 A1 SU 1361575A1 SU 864098239 A SU864098239 A SU 864098239A SU 4098239 A SU4098239 A SU 4098239A SU 1361575 A1 SU1361575 A1 SU 1361575A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
inputs
code
adders
Prior art date
Application number
SU864098239A
Other languages
Russian (ru)
Inventor
Юрий Дмитриевич Карякин
Александр Олегович Вариводский
Виталий Николаевич Корсак
Original Assignee
Минский радиотехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минский радиотехнический институт filed Critical Минский радиотехнический институт
Priority to SU864098239A priority Critical patent/SU1361575A1/en
Application granted granted Critical
Publication of SU1361575A1 publication Critical patent/SU1361575A1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/14Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при цифровой обработке сигналов . Целью изобретени   вл етс  упрощение устройства. Устройство содержит информационные входы 1, сумматор 2 коррекции, преобразователи 3 кода, входы 4 и выходы 5 преобразователей кода, входы в коды коррекции, переключатели 7, триггер 8 реткима, установочные входы 9 и 10 триггера режима , выходы 11 и 12 устройства, группу 13 элементов ИЛИ. Поставленна  цель достигаетс  за счет введени  коррекции первого входного отсчета сигнала. 2 ил., 1 табл. . о И III I И (Л со Oi СП ел tLjlThe invention relates to computing and can be used in digital signal processing. The aim of the invention is to simplify the device. The device contains information inputs 1, adder 2 correction, converters 3 codes, inputs 4 and outputs 5 converters code, inputs to correction codes, switches 7, trigger 8, resetter, setting inputs 9 and 10 of the mode trigger, outputs 11 and 12 of the device, group 13 elements OR. The goal is achieved by introducing a correction to the first input signal sample. 2 ill., 1 tab. . About And III I And (L with Oi JV ate tLjl

Description

Изобретение относитс  к радиотехнике , в частности к спектральному анализу, и может быть использовано при цифровой обработке сигналов.The invention relates to radio engineering, in particular to spectral analysis, and can be used in digital signal processing.

Целью изобретени   вл етс  упрощение устройства.The aim of the invention is to simplify the device.

На фиг.1 представлена функциональна  схема устройства дл  вычислени  коэффициентов преобразовани  по Уолшу-Адамару; на фиг.2 - схем-а преобразовател  многор дного кода в двухр дный.Fig. 1 shows a functional diagram of a device for calculating Walsh-Hadamard conversion factors; Fig. 2 is a diagram-a of a multi-code-to-two-converter converter.

Устройство (.1) содержит пара- фазные информационные входы с шинами 1 и 1 соответственно пр мого и обратного кодов, сумматор 2 коррекции, преобразователи 3 многор дного кода в двухр дный с входными шинами 4 многор дного кода и выходными шинами 5 двухр дного кода, входы 6 пр мого и 6 дополнительного кодов коррекции устройства, переключатели 7, триггер 8 режима с шинами 9 и 10, установки триггера соответственно в единичное и нулевое состо ни , информационный выход 11 устройства, выход 12 модифицированного результата устройства, группу элементов ИЛИ 13 и сумматоры 14.The device (.1) contains paraphase information inputs with buses 1 and 1, respectively, direct and reverse codes, adder 2 corrections, converters 3 multi-code to two-row with input buses 4 multi-code and output buses 5 to two-code, 6 direct and 6 additional device correction codes, switches 7, trigger 8 modes with buses 9 and 10, setting the trigger in one and zero states, information output 11 of the device, output 12 modified result of the device, a group of elements OR 13 and adders 14.

Каждый преобразователь многор дного кода в двухр дный (фиг;2) содержит группы сумматоров 15, состо щие из подгрупп сумматоров 16, которые объедин ют 1-входовые одноразр дные сумматоры 17 одинакового веса.Each multi-code-to-two converter (Fig; 2) contains groups of adders 15 consisting of subgroups of adders 16 that combine 1-input single-digit adders 17 of the same weight.

Каждый переключатель 7 (фиг.О содержит две группы элементов И 18.Each switch 7 (fig.O contains two groups of elements And 18.

Устройство работает следующим образом.The device works as follows.

На парафазные информационные входы устройства с пр мых и инверсных выходов (шина 1, 1) регистров запоминающего устройства (не показано) одновременно поступает 2 отсчетов сигнала. В соответствии со значени ми функци й Уолша-Адамара W; (X) каждый из отсчетов сигнала в пр мом и обратном коде поступает на группу шин 4 многор дного кода каждого из преобразователей 3 кода.Paraphase information inputs of the device from the direct and inverse outputs (bus 1, 1) of the memory registers (not shown) simultaneously receive 2 samples of the signal. According to the values of the Walsh-Hadamard function W; (X) Each of the signal samples in the forward and reverse code is fed to a group of buses 4 of the multi-axis code of each of the converters 3 codes.

Код коррекции необходим дл  устранени  ошибки вычислени , возникающей за счет замены операции вычитани  пар чисел операцией сложени , при которой вычитаемое представл етс  в обратном двоичном коде. Дл  перевода отрицательного числа из обратного кода в дополнительный достаточна корThe correction code is needed to eliminate the computation error arising from the replacement of the subtraction of the pairs of numbers by the addition operation in which the subtracted is represented in the reverse binary code. To convert a negative number from the return code to an additional sufficient

рекци  в виде прибавлени  единицы к младшему разр ду обратного кода. При преобразовании входного сигнала по Уолшу-Адамару нулевой коэффициент получаетс  путем суммировани  всех отсчетов входного сигнала. Остальные коэффициенты получаютс  путем суммировани  и вычитани  Д1аух групп отсчетов входного сигнала по N/2 отсчета кажда .recci in the form of adding one to the lower order bit of the reverse code. When converting the Walsh-Hadamard input signal, the zero coefficient is obtained by summing all the samples of the input signal. The remaining coefficients are obtained by summing and subtracting the D1auh sample groups of the input signal on each N / 2 sample.

В известном устройстве код коррекции , равный константе N/2, прибавл етс  ко всем выходным коэффициентам, кроме нулевого. Дл  уменьшени  количества необходимых дл  этого сумматоров в предлагаемом устройстве код коррекции, равный константе N/2, прибавл етс  к нулевому отсчету входного сигнала, что эквивалентно прибавлению кода коррекции, равного N/2, к каждому из выходных коэффициентов преобразовани .In the known device, a correction code equal to the constant N / 2 is added to all output coefficients, except the zero one. To reduce the number of adders required for this in the proposed device, a correction code equal to the constant N / 2 is added to the zero count of the input signal, which is equivalent to adding the correction code equal to N / 2 to each of the output conversion coefficients.

Чтобы скомпенсировать лишнюю кор- рекцию нулевого коэффициента в предлагаемом устройстве, на входе первого преобразовател  3 многор дного кода в двухр дный производитс  дополнительна  коррекци  нулевого коэффи- циента путем прибавлени  к иему кода коррекции, равного дополнительному коду числа N/2.In order to compensate for the extra correction of the zero coefficient in the proposed device, an additional correction of the zero coefficient is made at the input of the first converter 3 of the multi-channel code to the two-channel one by adding the correction number equal to the additional code to the number N / 2.

Рассмотрим работу устройства на, примере.Consider the operation of the device, for example.

Пусть задана матрица преобразовани  Уолша-Адамара дл  Let the Walsh-Hadamard transformation matrix be given for

11111111

1 1-1-11 1-1-1

1-1 1-11-1 1-1

1-1-1 11-1-1 1

и преобразуетс  сигнал (см. таблицу):and the signal is converted (see table):

Очевидно, что Y А Х равно; YO .- 2; Y1 + 2; Y2 4; Y3It is obvious that Y A X is equal; YO .- 2; Y1 + 2; Y2 4; Y3

4. four.

33

. На входах преобразователей 3 многор дного кода в известном устройстве будем иметь (код коррекции 0010 подчеркнут, число X - инверси  числа X,. вычислени  провод тс  по модули 2). At the inputs of converters 3 of multi-code in the known device we will have (correction code 0010 is underlined, the number X is the inversion of the number X, the calculations are carried out using modules 2)

ХгX , 0010 +HgX, 0010 +

1 - 2; + Хг + X, + 0010 0000 + 0000 +001012; + Hg + X, + 0010 0000 + 0000 + 0010

,,

X.X.

0010 + 0001 0010 0100 Х„ + X .+ 0001 4.0010 + 0001 0010 0100 Х „+ X. + 0001 4.

+ X, ++ X +

+ 1111+ 1111

; ;

+ Xj 0000+ Xj 0000

X , + 0010 + 0000 +.X, + 0010 + 0000 +.

X,X,

nilnil

+0010 + 0010+0010 + 0010

YS 0010YS 0010

0100в предлагаемом устройстве на вхо ах преобразователей 3 имеем0100 in the proposed device on the inputs of the converters 3 we have

Хо (ХО + 0010) mod 2 0100;Ho (XO + 0010) mod 2 0100;

YO (ХО + XI + Х2 + ХЗ + 1110) mod 2 0100 +1110 + 1111 +YO (XO + XI + X2 + XS + 1110) mod 2 0100 +1110 + 1111 +

ilil + 1110 1110 2; , Yl (ХО + XI + Х2 + ХЗ) mod 2 0100 + 1110 + 0000 + 0000 + 0010ilil + 1110 1110 2; , Yl (XO + XI + X2 + HZ) mod 2 0100 + 1110 + 0000 + 0000 + 0010

25 - Y2 (ХО + XI + Х2 + ХЗ) mod25 - Y2 (XO + XI + X2 + X3) mod

0100 + 0001 + 1111 + 0000 0100 0100 + 0001 + 1111 + 0000 0100

4;four;

Y3 (ХОY3 (CW

2 2

0100 4.0100 4.

+ XI + XI + 0001 + 0000 ++ XI + XI + 0001 + 0000 +

+ ХЗ) mod 2 1111 0100 + KhZ) mod 2 1111 0100

Claims (1)

Формула изобретени  Invention Formula Устройство дл  вычислени  коэффициентов преобразовани  по Уолшу-Ада- мару, содержащее группу элементов ИЛИ, 2 переключателей, 2 суммато- ров, триггер режима, группу преобразр вателей многор дного кода в двзгхр  д- ный, каждый из которых содержит К групп из М подгрупп сумматоров одинакового веса j, где j - разр - A device for calculating Walsh-Adamar transformation coefficients, containing a group of OR elements, 2 switches, 2 adders, a mode trigger, a group of converters of a multi-channel code to dvgr dn, each of which contains K groups of M sub-groups the same weight j, where j - razr - причем информационные выходы сум- j-йmoreover, information outputs sum- jth да,Yes, маторов j-й подгруппы (, М, где М - разр дность входных отсчетов).mators of the jth subgroup (, M, where M is the size of the input samples). 13615751361575 10ten 1515 2020 2525 30thirty 3535 40 4540 45 i-й (1 1, К-1) группы соответственно соединены с входами сумматоров j-и подгруппы (1+1)-й группы, выходы переноса сумматоров j-й подгруппы i-и группы соответственно соединены с входами сумматоров ш-й (т j + l, + 1) подгруппы (1+1)-й группы, В-й информационный вход устройства подключен к входам сумматоров первой группы преобразователей многор дно го кода в двухр дный (В 2, 2 ), информационные выходы сумматоров К-и группы С-го преобразовател  многор дного кода в. двухр дный соответственно подключены к информа- ционньм входам С-го переключател  (С 1, 2), первый выход которого подключен к входу С-го сумматора, выход которого подключен к первому входу С-го элемента ИЛИ группы, выход которого подключен к выходу модифицируемого результата устройства, пр мой и инверсный выходы триггера режима подключены соответственно к первому и второму управл ющим входам переключател  (С 1, 2 ), выход которого подключен к второму входу С-го элемента ИЛИ группы и к информационному выходу устройства, входы установки в I и установки в О триггера режима подключены соответственно к первому и второму уста- новочньм входам устройства, о т л и - ч .а ю щ е е с   тем, что, с целью упрощени , оно содержит сумматор коррекции , первый вход которого подключен к первому информационному входу устройства, второй вход сумматора коррекции подключен к входу дополнительного кода коррекции устройст- ва,вход первого преобразовател  многор дного кода в двухр дный подключен к входу пр мого кода коррекции устройства, выход сумматора коррекции подключен к входам сумматоров первой группы С-го преобразовател  многор дного кода в двухр дный.The i-th (1 1, K-1) groups are respectively connected to the inputs of the adders of the j-th and subgroup of the (1 + 1) -th group, the transfer outputs of the adders of the j-th subgroup of the i-group and respectively are connected to the inputs of the adders w-y ( t j + l, + 1) subgroups of the (1 + 1) -th group, the B-th information input of the device is connected to the inputs of the adders of the first group of converters of the multidirectional code into the dual-mode (В 2, 2), information outputs of the adders K- and groups of the C-th converter of the multi code in c. dvuhrydny respectively connected to the information inputs of the C-th switch (C 1, 2), the first output of which is connected to the input of the C-th adder, the output of which is connected to the first input of the C-th element OR group, the output of which is connected to the output of the modified the result of the device, the direct and inverse outputs of the mode trigger are connected respectively to the first and second control inputs of the switch (C 1, 2), the output of which is connected to the second input of the Cth element of the OR group and to the information output of the device; in I and settings in О, the mode trigger is connected to the first and second installed inputs of the device, respectively, for which, for the sake of simplicity, it contains a correction adder, the first input of which is connected the first information input of the device, the second input of the correction adder is connected to the input of the additional correction code of the device, the input of the first converter of the multi-channel code to the dual-mode one is connected to the input of the direct correction code of the device, the output of the correction adder is connected to the inputs of the adders The first group of the C-th multi-code converter into a two-band one. /7/ 7 JJ /5/five (5(five 16sixteen 1515 lili ЛРедактор В.БугренковаLR Editor V. Bugrenkova Составитель М.СилинCompiled by M.Silin Техред А.Кравчук Корректор.л.ПатайTehred A. Kravchuk Corrector. L. Patay Заказ 6292/49Тираж 671 ПодписноеOrder 6292/49 Circulation 671 Subscription ВНРШПИ Государственного комитета СССРVNRSHPI State Committee of the USSR по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4Production and printing company, Uzhgorod, st. Project, 4 fui2fui2
SU864098239A 1986-07-29 1986-07-29 Device for computing walsh-hadamar transform coefficients SU1361575A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864098239A SU1361575A1 (en) 1986-07-29 1986-07-29 Device for computing walsh-hadamar transform coefficients

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864098239A SU1361575A1 (en) 1986-07-29 1986-07-29 Device for computing walsh-hadamar transform coefficients

Publications (1)

Publication Number Publication Date
SU1361575A1 true SU1361575A1 (en) 1987-12-23

Family

ID=21249254

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864098239A SU1361575A1 (en) 1986-07-29 1986-07-29 Device for computing walsh-hadamar transform coefficients

Country Status (1)

Country Link
SU (1) SU1361575A1 (en)

Similar Documents

Publication Publication Date Title
SU1361575A1 (en) Device for computing walsh-hadamar transform coefficients
GB1476603A (en) Digital multipliers
SU1638790A1 (en) Programmable delay line
SU779998A1 (en) Code converter
RU2143723C1 (en) Device for modulo multiplication of numbers
SU752380A1 (en) Digital-analogue extrapolator
SU1107133A1 (en) Device for computing coefficients of walsh-adamard transform
SU888104A1 (en) Binary-coded-decimal-to-binary code converter
SU1647558A1 (en) Matrix calculator
SU1003074A1 (en) Device for parallel algebraic adding in sign-digit number system
SU1252772A1 (en) Dividing device
SU497724A2 (en) Multichannel analog-to-digital converter
SU1264224A1 (en) Converter of composite non-binary balanced signals
SU849198A1 (en) Reversive binary-to-bcd code converter
SU1363188A1 (en) Parallel adder
SU581469A1 (en) Code-to-code with greater basis converter
SU1304175A1 (en) Binary code-to-binary-coded decimal code converter
SU834906A1 (en) Code converter
SU1755375A1 (en) Radix converter between binary-decimal and binary code
SU1176326A1 (en) Arithmetic unit operating in residual class system
SU1432499A1 (en) Device for computing logic function systems
SU1247868A1 (en) Device for modulo p adding and subtracting of numbers
SU1330642A1 (en) Computational information converter
SU1348818A1 (en) Device for sampling extreme number from n set of m-digit place
SU1166116A1 (en) Device for detecting errors in weak arithmetic code of residual glass system