SU135106A1

SU135106A1 - Pulse Generator

Info

Publication number: SU135106A1
Application number: SU668223A
Authority: SU
Inventors: Ю.А. Косарев
Original assignee: Ю.А. Косарев
Priority date: 1960-05-27
Filing date: 1960-05-27
Publication date: 1960-11-30

Description

Генераторы пачек импульсов, использующие сдвигающие регистры в качестве элементов пам ти количества импульсов в пачке, известны. Известны также устройства, в которы.х дл повышени емкости кольцевых счетных схем используетс обратна св зь. В подобных устройствах генератор тактовых импульсов работает непрерывно. Это приводит к неиужной потере мощности в паузах между пачками импульсов.Burst generators using shift registers as memory elements of the number of pulses in a burst are known. Also known are devices in which feedback is used to increase the capacity of the ring counting circuits. In such devices, the clock pulse generator operates continuously. This leads to unreasonable loss of power in the pauses between bursts of pulses.

В описываемом генераторе пачек импульсов в паузе между пачками генератор тактовых импульсов не работает, так как последний запускаетс от импульсов переноса в регистре через элемент задержки.In the described generator of pulse bursts in the pause between the bursts, the clock pulse generator does not work, since the latter is triggered from transfer pulses in the register through a delay element.

На чертеже изображена скелетна схема генератора пачек импульсов .The drawing shows a skeletal diagram of the pulse burst generator.

Устройство содержит сдвигающий регистр, состо щий из п чеек (например, из семи). Ячейки /-7 соединены последовательно, причем чейки б п 7 св заны с чейкой обратной св зи 8. Эта чейка обеспечивает пересчет на 2 , где п - число чеек в регистре. Входной сигнал, воздействующий через зажим 9 на первую чейку, одновременно поступает на элемент задержки 10, а затем на вход, генератора тактовых импульсов //. Тактовый импульс передвинет записанную информацию из чейки / в чейку 2.The device contains a shift register consisting of five cells (for example, seven). The cells / -7 are connected in series, with the cells b p 7 connected to the feedback cell 8. This cell provides a recalculation of 2, where n is the number of cells in the register. The input signal acting through the clamp 9 on the first cell simultaneously enters the delay element 10, and then to the input of the clock pulse generator //. The clock pulse will move the recorded information from the cell / cell 2.

В момент переноса информации на элемент задержки Ю по цепи 12 поступает им 1ульс, который вновь заставл ет сработать генератор тактовых импульсов. На одной из комбинаций сигнал в цепи 12 не по вл етс , и генератор // останавливаетс . В рассматриваемом случае, когда регистр пам ти содержит семь чеек, это произойдет через 127 тактов после начала работы. Измен число чеек в регистре пам ти, а также пор док вписывани информации от запускающего входного ciirнала , можно получать различное число импульсов в пачке, котора снимаетс с зажима 13.At the moment of transferring information to the delay element U along the circuit 12, they are given an 1 pulse, which again makes the clock pulse operate. In one of the combinations, the signal in circuit 12 does not appear, and the generator // stops. In this case, when the memory register contains seven cells, this will happen 127 cycles after the start of operation. By changing the number of cells in the memory register, as well as the order of entering information from the triggering input signal, it is possible to obtain a different number of pulses in a packet, which is removed from the clamp 13.

- 2 Ль 135106 Предмет изобретени - 2 L 135106 The subject invention

Генератор пачек имнульсов с применением сдвигающего регистра, охваченного логической обратной св зью, отличающийс тем, что, с целью уменьщени потреблени энергии, выходы разр дов регистра через схему «ИЛИ и элемент задержки соединены с входом генератора тактовых импульсов.The generator of packs of pulses using a shift register covered by logical feedback, characterized in that, in order to reduce energy consumption, the outputs of register bits through the OR circuit and the delay element are connected to the input of the clock generator.