SU392502A1

SU392502A1 - DEVICE FOR CONTROL OF PERFORMANCE OF THE ACCOUNT SCHEME

Info

Publication number: SU392502A1
Application number: SU1640398A
Authority: SU
Inventors: Г. И. Тарасов М. А. ких
Priority date: 1971-04-02
Filing date: 1971-04-02
Publication date: 1973-07-27

Description

1one

Изобретение относитс к вычислительной технике, в частности к устройствам контрол счетных схем.The invention relates to computing, in particular, to devices for controlling counting circuits.

Известно устройство дл контрол работоспособности счетчика, содержащее элемент задержки, включенный между двум элементами «И, первый из которых соединен с входом , а второй - с выходом счетчика.A device for controlling the operability of a counter is known, which contains a delay element connected between two AND elements, the first of which is connected to the input, and the second to the output of the counter.

Мала надежность и низка достоверность процесса контрол в таком устройстве обусловлена тем, что случайный сбор онредел етс как ошибка, т. е. неисправность счетной схемы.The low reliability and low reliability of the control process in such a device is due to the fact that random collection is determined as an error, i.e. a fault in the counting circuit.

Цель изобретени - повышение надежности и определение случайного сбо в работе счетной схемы.The purpose of the invention is to increase the reliability and determine the random failure of the counting circuit.

Это достигаетс введением в устройство контрол триггера, формирующего импульс разрешени , твердого элемента «И, триггера, формирующего имнульс сбо и сигнала неисправности , элемента «НЕ. При этом один вход первого триггера соединен с входом, другой вход - с выходом элемента задержки , а выход - с вторым входом первого элемента «И.This is achieved by introducing into the control device of a trigger that generates a resolution pulse, a solid element "AND, a trigger that generates a fault and a fault signal, the element" NOT. In this case, one input of the first trigger is connected to the input, another input - with the output of the delay element, and the output - with the second input of the first element “I.

Выход элемента задержки св зан с нервым входом третьего элемента «П, второй вход носледнего через элемент «ПЕ - с выходом счетной схемы. Выходы второго и третьего элементов «И соединены с входами второго триггера.The output of the delay element is connected with the nerve input of the third element "P", the second input of the last through the element "PE - with the output of the counting circuit. The outputs of the second and third elements "And connected to the inputs of the second trigger.

На чертеже показана блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Она состоит из счетиой -схемы 1, элемента «И 2, триггера 3, элемента 4 задержки, элемента «И 5, триггера 6, элемента «НЕ 7, элемента «И 8.It consists of the counting circuit 1, the element “And 2, the trigger 3, the element 4 delay, the element“ And 5, the trigger 6, the element “NOT 7, the element“ And 8.

Предлагаемое устройство осуществл етThe proposed device performs

контроль счетной схемы следующим образом.control counting scheme as follows.

С подачей импульсной последовательностиFeed pulse sequence

на вход счетной схемы /, с первым импульсом происходит запуск элемента 4 задержки после его прохождепи через элемент «И 2, на другой вход которого поступает импульс разрешени с выхода триггера 3. После запускаto the input of the counting circuit /, with the first pulse, the delay element 4 starts after it passes through the AND 2 element, to another input of which a resolution pulse arrives from the trigger 3 output.

элемента задержки, триггер 3 опрокидываетс импульсом с выхода элемента «И 2, вследствие этого на вход элемента «И 2 подаетс сигнал запрета. Врем длительности задержки импульса, поступившего с входаdelay element, trigger 3 is overturned by a pulse from the output of the element "And 2, as a result, a prohibition signal is applied to the input of the element" And 2. The time duration of the delay pulse received from the input

счетной схемы, в элементе задержки задаетс равным времени .прохождени данного импульса в счетной схеме, т. е. времени момента срабатывани первого разр да и момента срабатывани выходного разр да счетнойin the delay element is set equal to the time of passage of a given pulse in the counting circuit, i.e., the time of the first discharge moment and the output bit of the count digit

схемы.scheme.

Импульс с выхода элемента задержки, поcтyнaющliй на другой вход триггера 3, опрокидывает этот триггер, и импульс разрешени с его выхода подаетс на вход элемента «ИThe pulse from the output of the delay element, which is pushed to another input of trigger 3, overturns this trigger, and the resolution pulse from its output is fed to the input of element "AND

2. Кроме того, импульс с выхода элемента задержки поступает на входы элементов «И 52. In addition, the pulse from the output of the delay element is fed to the inputs of the elements “AND 5