SU1347172A1

SU1347172A1 - Синхронизатор импульсов

Info

Publication number: SU1347172A1
Application number: SU853990245A
Authority: SU
Inventors: Игорь Васильевич Никушкин; Владимир Светланович Шапиро
Original assignee: Предприятие П/Я Г-4149
Priority date: 1985-12-16
Filing date: 1985-12-16
Publication date: 1987-10-23

Abstract

Изобретение может быть использовано в устройствах цифровой обработки асинхронных сигналов. Целью изобретени вл етс повьшение стабильности работы при совпадении во времени входного и тактового импульсов .Дл достижени этой цели в синхронизатор импульсов дополнительно введены два формировател Зи 5коротких импульсов, второй элемент 8 совпадени , коммутатор 12 и четвертый триггер 13. Кроме того, синхронизатор содержит триггеры 1, 6 и 7, входную шину 2, элег мент 4 совпадени , выходную шину 9, шину 10 тактовых импульсов, инвертор 11. При работе синхронизатора единичный уровень триггера 7 обеспечивает прохождение импульса с шины 10 на шину 9. Срезом импульса на шине 10 триггер 7 возвращаетс в исходное состо ние, блокиру элемент 8. Каждое переключение триггера 13 обеспечивает разнесение по времени на половину периода импульсов на D- и С-входах триггера 6, что определ ет отсутствие сбоев в синхронизаторе, в котором ист- пользованы триггеры D-типа. 1 ил. с S (Л 1 00 4 ьэ

Description

113

Изобретение относитс к импульсной технике и может быть использовано в устройствах цифровой обработки асинхронных сигналов.

Цель изобретени - повьшение стабильности работы при совпадении во времени входного и тактового импульсов .

На чертеже приведена электричес- ка структурна схема синхронизатора импульсов.

Синхронизатор импульсов содержит первый триггер 1 (все триггеры D-ти- па), С-вход которого соединен с вход- ной шиной 2 и через первый формирователь 3 коротких импульсов с первым входом первого элемента 4 совпадени , второй вход которого соединен с выходом второго формировател 5 коротких импульсов и С-входом второго триггера 6, D-вход первого триггера 1 соединен с шиной логической единицы, R-вход - с инверсным выходом второго триггера 6, R- и D-входы которого подключены к пр мому выходу первого триггера 1, и с S-входом третьего триггера 7 , D-вход которого соединен с шиной логического нул , пр мой выход - с первым входом второго элемен- та 8 совпадени , выход которого соединен с выходной шиной 9, шина 10 тактовых импульсов соединена через инвертор 11 с С-входом третьего триггера 7 и с первым сигнальным входом коммутатора 12, вьшолненного, например , в виде элемента 2-2И-2И11И, и непосредственно с вторым входом второго элемента 8 совпадени и вторым сигнальным входом коммутатора 12, вы- Ход первого элемента 4 совпадени соединен с С-входом четвертого триггера 13, пр мой выход которого соединен с первым управл ющим входом коммутатора 12, инверсный выход - с вторым уп- равл ющим входом коммутатора 12, выход которого подключен к входу второго формировател коротких импульсов и с его D-входом.

Устройство работает следующим об разом.

В исходном состо нии триггеры 1,6 и 7 наход тс в нулевом состо нии, триггер 13 - в произвольном (пусть gg El единичном) состо нии. По фронту импульса на шине 2 триггер 1 устанавливаетс в единичное состо ние, а на выходе формировател 3 формируетс

722

короткий импульс. Если этот импульс совпадает во В15емени с выходным импульсом формировател 5, по вление которого соответствует фронту импульса на шине 10, то на выходе элемента 4 по вл етс импульс, переключающий триггер 13 в нулевое состо ние. Этот же импульс устанавливает последовательно триггеры 6 и 7 в единичное состо ние, а триггер 1 - в нулевое„ Единичный уровень с выхода триггера 7 обеспечивает прохождение импульса с шины 10 на шину 9. Срезом импульса на шине 10 триггер 7 возвращаетс в исходное (нулевое) состо ние, блокиру элемент 8. Каждое переключение триггера 13 обеспечивает разнесение во времени на половину периода (тактовых , импульсов) импульсов на D- и С входах второго триггера 6, что определ ет отсутствие сбоев в синхронизаторе .

Claims

Формула изобретени

Синхронизатор импульсов, содержащий первый триггер, D-вход которого соединен с шиной логической единицы, С-вход - с входной шиной, R-вход - с инверсным выходом второго триггера, D- и R-входы которого соединены с пр мым выходом первого триггера, третий триггер, элемент совпадени , выходную шину и инвертор, вход которого соединен с шиной Тактовых импульсов , отличающимис тем, что, с целью повьшхени стабильности работы, в него введены четвертый триггер, два формировател коротких импульсов, коммутатор и второй элемент совпадени , выход которого соединен с выходной шиной, первый вход - с пр мым выходом третьего триггера, D-вход которого соединен с шихтой логического нул , S-вход с инверсным выходом второго триггера, С-вход с выходом инвертора и с первым сигнальным входом коммутатора, второй сигнальный вход которого сое.- динен с входом инвертора и с вторьм входом второго элемента совпадени , первый управл ющий вход - с пр мым выходом четвертого триггера, второй управл ющий вход - с инверсным выхс- дом и с D-ВХОДОМ четвертого триггера, С-вход которого соединен с выходом первого элемента совпадени , первый вход которого через первый формирова31347172

тель коротких импульсов соединен с рого формировател коротких импульсов, входной шиной, второй вход - с С-вхо- . вход которого соединен с выходом ком- дом второго триггера и с выходом это- мутаторй.