SU879773A1 - Кодовый преобразователь - Google Patents
Кодовый преобразователь Download PDFInfo
- Publication number
- SU879773A1 SU879773A1 SU792844484A SU2844484A SU879773A1 SU 879773 A1 SU879773 A1 SU 879773A1 SU 792844484 A SU792844484 A SU 792844484A SU 2844484 A SU2844484 A SU 2844484A SU 879773 A1 SU879773 A1 SU 879773A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- code converter
- trigger
- zero
- input
- Prior art date
Links
- 230000000903 blocking effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1зобретение относитс к автоматике и вычислительной технике. Известны кодовые преобразователи 1, содержащие триггер, элементы И, управл ющую и информационную шины. Эти устройства малонадежны. Наиболее близок к предлагаемому кодовый преобразователь 2, содержа щий триггер, единичный выход которог соединен с пр мым входом первого эле мента И, а нулевой - с пр мым входом второго элемента И, причем выхо.цы элементов И соединены с одноименными выходными шинами, а также управл ющую и информационную шины. |С недостаткам этого устройства относитс низка надежность функционировани . Целью изобретени вл етс повыше ние надежности кодового преобразовател . Указанна цель достигаетс за сче того,что в кодовый преобразователь введены элемент задержки и элемент ИЛИ, входы которого соединены с управл ющей и информационной шинами, пр мой выход - со счетным входом триггера, а инверсный выход подключе ко входу элемента з-адержки, выход ко торого соединен с инверсными входами элементов И. Структурна электрическа схема кодового преобразовател представлена на чертеже. Единичный выход триггера 1 соединен с пр мым входом элемента И 2, а нулевой выход подк.лючен к пр мому входу элемента И 3. Выходы элементов И 2,3 соединены с одноименными выходными шинами 4,5. Управл юща 6 и информационна 7 шины соединены со входами элемента ИЛИ 8. Пр мой его выход св зан со счетным входом триггера 1, а инверсный подк.гаочен ко входу элемента задержки 9, выход которого соединен с инверсными входами элементов И 2,3. Функционирует схема следующим образом . На информационную шину 7 подаютс тактовые импульсы типа меандр, а на управл ющую шину 6 - потенцир-f нальные логические уровни, передние фронты которых совпадают с передними фроитамк нулевых тактовых импульсов. Когда на управл ющую шину б подан нулевой логический уровень, проинвертированный нулевой тактовый импу.пьс в виде единичного импульса с пр мого выхода элемента ИЛИ 8 поступает Яа
счетный вход триггера 1 и мен ет его состо ние. Вследствие этого происходит поочередна блокировка элементов И 4 и 5 с выходов триггера 1. Если триггер 1 имел единичное исходное состо ние , то первый нулевой тактовый импульс, совпадающий с нулевь1м логическим уровнем на управл ющей Ь1ине 6, проходагт на выходную шину 5, а очередной нулевой тактовый импульс совпадающий с очередным нулевым логическим уровнем на управл ющей шине 6, проходит на выходную шину 4 и т.д.
Таким образрм, введение в кодовый преобразователь элемента задержки и элемента ИЛИ позволило значительно упростить его конструкцию по сравнению с прототипом и тем самым повысить надежность кодового преобразовател .
Claims (2)
1.Патент Франции 2115685, 20 кл.Н 03 К 13/24, 30.11.70.
2.Патент ФРГ 2605919,
кл. 21 а 36/18, 13.02.76 (прототип).
}-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792844484A SU879773A1 (ru) | 1979-11-28 | 1979-11-28 | Кодовый преобразователь |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU792844484A SU879773A1 (ru) | 1979-11-28 | 1979-11-28 | Кодовый преобразователь |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU879773A1 true SU879773A1 (ru) | 1981-11-07 |
Family
ID=20861328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792844484A SU879773A1 (ru) | 1979-11-28 | 1979-11-28 | Кодовый преобразователь |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU879773A1 (ru) |
-
1979
- 1979-11-28 SU SU792844484A patent/SU879773A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU809582A1 (ru) | Счетчик джонсона | |
| SU1145471A1 (ru) | Устройство тактовой синхронизации | |
| SU1084980A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
| SU643868A1 (ru) | Вычислительное устройство | |
| SU1283955A1 (ru) | Формирователь одиночных импульсов | |
| SU918129A1 (ru) | Устройство дл управлени тиристорным импульсным преобразователем электроподвижного состава | |
| SU834877A1 (ru) | Устройство дл обнаружени потерииМпульСОВ | |
| SU609214A2 (ru) | Управл емый делитель частоты | |
| SU1522383A1 (ru) | Цифровой генератор импульсов | |
| SU1182667A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU834928A1 (ru) | Счетчик с коэффициентом пересчета2 +1 | |
| SU476686A1 (ru) | Устройство дл устранени сбоев триггера | |
| SU822175A2 (ru) | Преобразователь последовательногоКОдА B пАРАллЕльНый | |
| SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
| SU921094A1 (ru) | Дес тичный счетчик | |
| SU834913A1 (ru) | Коммутатор | |
| SU1091162A2 (ru) | Блок приоритета | |
| SU534875A1 (ru) | Реверсивный счетчик | |
| SU944098A1 (ru) | Широтно-импульсный модул тор | |
| SU766020A1 (ru) | Двоичный счетчик | |
| SU790349A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
| SU834918A1 (ru) | Сенсорный переключатель | |
| SU556500A1 (ru) | Ячейка пам ти дл сдвигового регистра | |
| SU1633489A1 (ru) | Счетчик с произвольным нечетным коэффициентом счета | |
| SU451184A2 (ru) | Формирователь импульсов малой длительности |