SU1339567A1 - Устройство контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при разработке устройств автономного и встроенного контрол  цифровых узлов. Цель изобретени  - повы1В шение достоверности контрол . Устройство содержит блоки 1, 2 пам ти, триггеры 3,4, счетчики 5,6, блок 7 сравнени , блок 8 обнаружени  цикла, элементы ИЛИ 14-16, генератор 17 тактовых импульсов, входы 18,19 режимов, вход 20 пуска, вход 21 начальной установки, выход 22 ошибки и выход 23 исправности. Устройство позвол ет определ ть длину характерных дл  объекта контрол  циклов и сравнивать ее с эталонной. Цовьшение достоверности контрол  достигаетс  за счет вычислени  характерного контрольного элемента дл  конкретного объекта контрол  и введени  в устройство блока 8 обнаружени  цикла и логических элементов , обеспечивающих его функционирование . 2 И.П. 1C С/) с: 22 23 О5 ОО СО ел GD ы

Description

Изобретение относитс  к вычислительной технике и может быть использовано при разработке устройств автономного и встроенного контрол  цифровых узлов.

Цель изобретени  - повьпиение достоверности контрол .

На фиг.1 приведена функциональна .

схема устройства; на фиг,2 - функцио- ю ствием одной и той же входной двоичнальна  схема блока обнаружени  цикла

Устройство (фиг.1) содержит блоки 1 и 2 пам ти, триггеры 3 и 4, счетчики 5 и 6, блок 7 сравнени , блок 8 обнаружени  цикла, элементы И 9-11, элементы 12 и 13 задержки, элементы ШШ 14-16, генератор 17 тактовых импульсов , вход 18 режима настройки вход 19 рабочего режима, вход 20 пуска , вход 21 начальной установки, выход 22 ошибки, выход 23 исправности, кроме того, на фиг.1 изображен конт- |ролируемый блок 24.

Блок обнаружени  цикла (фиг.2) содержит регистр 25, блоки 26 и 27 сравнени , элементы И 28-31, элементы ИЛИ 32 и 33, триггеры 34 и 35, счетчики 36-38.

Устройство работает следующим образом .

В режиме настройки к устройству подключен заведомо исправный объект 24 контрол , а в  чейках блока 1 пам ти содержитс  некоторое количество заранее заданных чисел входного тестового набора. Данный режим задаетс  сигналом, поступающим на вход 18 настройки , который переводит триггер 3 в единичное.состо ние. Вначале в устройство поступает сигнал на вход 21 началънЬ-й установки, который через элемент ИЛИ 14 проходит на установочные входы счетчика 6, на R-вход счетчика 5, на R-вход триггера 4, на вход элемента ИЛИ 15, с выхода которого сигнал начальной установки поступает на вход блока 8, на вход объекта 24 контрол  и на вход считывани  блока 1 пам ти. Поскольку счетчик 5 находитс  в нулевом состо нии, на адресных шинах блоков 1 и 2 пам ти присутствует нулевой код, поэтому по сигналу считывани  на информационном выходе блока 1 пам ти устанавливаетс 

число, содержащеес  в нулевой  чейке, 55 писанного в блоке 1 пам ти, устройст- которое в качестве входной тестовой вом будет найден соответствующий информации поступает на информацион- цикл объекта контрол , при этом все ный вход объекта 24.контрол . Работа величины-длин циклов будут записаны устройства начинаетс  по сигналу на в соответствующих  чейках блока 2

входе 20 пуска. Этот сигн-ал устанавливает триггер 4 в единичное состо ние , что открывает элемент И 9, и сигналы с выхода генератора 17 тактовых импульсов начинают поступать на входы синхронизации объекта 24 контрол  и блока 8. В данной ситуации объект контрол  находитс  под воздейной тестовой комбинации, установленной на его информационном входе.

В тактовые моменты времени на информационном выходе объекта 24 контрол  по вл етс  выходна  информаци , котора  поступает в блок 8 дл  анализа . Через некоторое количество тактов объект 24 контрол  попадает в цккл ввиду конечности числа состо НИИ . Задача блока 8 - зафиксировать факт попадани  объекта контрол  и цикл. Сигнал об этом с выхода блока 8 проходит через элемент И 11 на вход записи блока 2 пам ти и в нулевую

 чейку этого блока записываетс  информаци  о длине цикла, содержаща с  на информационном выходе блока 8. Одновременно сигнал с выхода элемента И 11 через элемент ШШ 16 поступает на счетные входы счетчиков 5 и 6 и на элемент 12 задержки. Поскольку информаци  в счетчике 5 увеличиваетс  на единицу, увеличиваетс  на единицу и код на адресных шинах бло-,

ков 1 и 2 пам ти, тем самым подготавливаютс  к работе очередные  чейки блоков пам ти. Импульс, задержанный элементом 12 задержки на врем  установлени  нового адреса, через элемент

ИЛИ 15 поступает на вход считывани  блока 1 пам ти и на входы установки начального состо ни  объекта 24 контрол  и блока 8. Таким образом, на информационном входе объекта контрол 

присутствует нова  входна  тестова  комбинаци , а блок 8 готов дл  вычислени  длины следующего цикла. По приходу с выхода элемента И 9 очередного тактового импульса начинаетс  новый

цикл работы устройства. Процесс настройки устройства продолжаетс  до по влени  импульса переполнени  с выхоа счетчика 6. Таким образом, дл  каждого входного тестового числа, за

пам ти. Сигнал с выхода 22 переполнени  счетчика поступит на выход 23 устройства, сигнализиру  о конце настройки , и на вход элемента ИЛИ 14, сигнал с выхода которого приводит устройство в исходное состо ние.

Следует отметить, что величины длин обнаруженных циклов по существу представл ют собой сжатую информацию об исправном объекте контрол , причем эта информаци  однозначно зависит от типа объекта контрол .

В рабочий режим устройство переводитс  сигналом на входе 19, который устанавливает триггер 3 в нулевое состо ние. Теперь к устройству подключен объект 24 контрол , исправность которого следует определить. В п  чейках блока 1 пам ти, начина  с нулев ой, размещены п чисел входной тестовой информации, а в п  чейках блока 2 пам ти наход тс  величины длин циклов эталонного объекта контрол , полученные в режиме настройки. Работа устройства в этом режиме протекает аналогично рассмотренному выше режиму настройки с момента по влени  сигнала на входе 21 начальной установки до момента по влени  сигнала обнаружени  цикла на выходе блока 8. Поскольку триггер 3 находитс  в нулевом состо нии, элемент И 10 разрешает прохождение сигнала с выхода блока 8 на вход считывани  блока 2 пам ти, с выхода которого на вход блока 7 сравнени  поступает число, соответствующее длине очередного цикла эталонного объекта контрол . Одновременно сигнал с выхода элемента И 10, проход  через элемент 13 задержки , поступает на управл юш;ий вход блока 7 сравнени . По этому сигналу длина обнаруженного цикла объекта 24 контрол , присутствующа  на выходе блока 8, сравниваетс  с длиной цикла эталонного узла, поступающего с выхода блока 2 пам ти.

Элемент 13 задержки необходим дл  задержки сигнала сравнени  по отношению к сигна.пу считывани , поступающего на блок 2 пам ти. Если сравниваемые длины циклов оказьгоаютс  не рав

ны, блоком 7 сравнени  формируетс  сигнал ошибки, который поступает на выход 22 устройства. Этот же сигнал поступает на вход элемента ИЛИ 14 и приводит устройство в исходное состо ние . При равенстве длин циклов

0

5

5

сигна: с другого выхода блока / сравнени  через элемент МПИ 16 поступает на счетные входы счетчиков 5 и 6 и на элемент 12 задержки, благодар  чему код на адресных шинах блоков 1 и 2 пам ти возрастает на единицу, объект 24 контрол  и блок 8 сбрасываютс  в начальное состо ние, а импульс , поступающий на вход считывани  блока 1 пам ти, выбирает очередное входное тестовое число.

С приходом очередного тактового импульса начинаетс  новый цикл работы устройства.

При исправности объекта 24 контрол  в процессе работы устройства с выхода элемента ИЛИ 16 на счетный вход счетчика 6 поступает п импульсов; Это вызывает по вление импульса переполнени  счетчика, который поступает на выход 23 з стройства. Таким образом , по вление сигнала на выходе 23 говорит об исправности объекта 24 контрол . Этот же сигнал через элемент ИЛИ 14 приводит все устройство в исходное состо ние.

Блок 8 обнаружени  цикла работает следующим образом.

Сигнал с выхода элемента ИЛИ 15, привод щий блок в исходное состо ние, переводит в нулевое состо ние триггер 35, а через элемент ИЛИ 32 в нулевое состо ние счетчик 38 циклов и в единичное состо ние триггер 34. Кроме того, этот сигнал, проход  через элемент ИЛИ-33, поступает на S-вход счетчика 37 совпадений, устанавлива  все его разр ды в единичное состо ние, т.е. в -счетчике 37 устанавливаетс  код на единицу меньший, чем нулевой, В процессе работы на информационный вход блока обнаружени  цикла подаютс  данные, подлежащие об5 работке, которые поступают на первый информационный вход блока 26 сравнени  и информационный вход регистра 25. На тактовый вход блока 8 подаютс  импульсы синхронизации (по одному на каждое число на информационном входе), которые поступают на первые входы элементов И 28 и 29, вторые входы которьгх соединены с пр мым и инверсным выходами триггера 34.

5 Таким образом, в зависимости от состо ни  триггера 34 тактовые импульсы проход т по разным каналам. При единичном состо нии триггера 34 тактовый импульс через элемент И 29 пос0

5

0

0

тупает на синхровход регистра 25, По этому синхросигналу информаци  с информационного входа блока 8 записываетс  в регистр 25 и поступает на второй информационный вход еитока 26 сравнени . Одновременно с этим импульс с выхода элемента И 29 поступает на К-вход триггера 34 и устанавливает его в нулевое состо ние, а также ю счетчика 37 совпадений. Разр дность

поступает на вход записи счетчика 36. По этому сигнал через информационный вход счетчика 36 считываетс  содержимое счетчика 38 цикла. При нулевом состо нии триггера 34 тактовые импульсы через элемент И 28 поступает на счетный вход счетчика 36, уменьша  каждый раз его содержимое на единицу до обнулени . В следующем после обну- .лени  такте тактовый импульс прохо- дит через открывшийс  элемент И 30 на управл ющий вход блока 26 сравнени , разреша  сравнение данных по его первому и второму информационным входам. Таким образом, сравниваютс  числа, поступающие на вход блока 8 и отсто щие друг от друга на величину записанного числа в счетчике 38 циклов.

С выхода блока 26 сравнени  сигнал совпадени  попадает на счетный вход счетчика 37 совпадений, увеличива  его значение на единицу, и на единичный вход триггера 34, подготавлива  его к приему очередных данных. При обнаружении цикла содержимое счетчика 37 совпадений увеличиваетс , Пока не достигает значени , зацисан- ного в счетчике 38 циклов, а это означает , что будут проверены все числа

цикла. В этом случае второй блок 27 сравнени , первый вход которого св зан с информационным выходом счетчика 38 циклов, а второй вход с информационным выходом счетчика 37 совпадений , вырабатывает сигнал, который при единичном состо нии триггера 35 проходит через элемент И 31 на выход блока 8, сигнализиру  об обнаружении цикла. В этот момент с информационно го выхода блока В можно получить информацию , характеризующую цикл. Сигнал же несовпадени  с выхода блока 26 сравнени  поступает на счетный вход счетчика 38 циклов, увеличива  его значение на единицу, на вход установки нул  счетчика 36 и через элемент ИЛИ 33 на S-вход, устанавлива  в единицу все его разр ды.

Таким образом, при несовпадени х значение счетчика 38 растет до переполнени , сигнал о котором, пройд  через элемент ИЛИ 32, поступае.т на вход установки нул  счетчика 38 циклов , на единичный вход триггера 34, готов  его к приему новых данных, и через элемент ИЛИ 33 - на S-вход

счетчиков 37 и 38 должна быть не менее (т-1), где га - число элементов пам ти обьекта 24 контрол . Это обеспечит обнаружение любого цикла, вплоть

до максимального, длины 2,

Анализируема  последовательность чисел, как правило, имеет некоторый начальный непериодический участок. Это приводит к тому, что у блока 8

имеет место переходной режим, в течение которого он не в состо нии обнаружить цикл. Этот режим длитс  от момента запуска блока 8 до по влени  импульса переполнени  счетчика 38

циклов. В такте, предществующем импульсу переполнени , значени  счетчиков 37 и 38 совпадут и сигнал об этом с выхода блока 27 сравнени  переключит триггер 35 в единичное состо ние , подготавлива  тем самы14 элемент И 31 дл  пропускани  сигнала обнаружени  цикла на выход блока 8. Основной режим работы начинаетс  с по влени  импульса переполнени  счетчика 38 циклов, который приводит вычислитель в исходное состо ние. В этот момент анализируема  последовательность чисел об зательно находитс  в пределах циклической части. Основной режим заканчиваетс  сигналом совпадени  на выходе блока 27 сравнени , который через открытый элемент И 31 проходит на выход блока 8 обнаружени  цикла.

50

45

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  цифровых блоков, содержащее первый и второй блоки пам ти и блок сравнени ., при- ;Чем группа выходов первого блока пам ти  вл етс  группой информационных выходов устройства дл  подключени  к группе информационных входов конт- gi ролируемого блока, группа выходов

   второго блока пам ти соединена с первой группой информационных вх.одов блока сравнени , выход неравенства которого  вл етс  выходом ошибки устройства , отличаюп1еес  тем, что, с целью повьшени  достоверности контрол , в устройство введены блок обнаружени  цикла, ,два счетчика, два триггера, генератор тактовых импульсов , два элемента задержки, три элемента ИЛИ и три элемента И, цри- чем группа информационных входов бло15

   20

   30

   ка обнаружени  цикла  вл етс  группой ю пам ти, вход записи которого соединен информационных входов устройства дл  подключени  к группе выходов контролируемого блока, вход пуска устройства соединен с S-входом первого триггера, выход которого соединен с первым входом первого элемента И, выход которого соединен с входом синхронизации блока обнаружени  цикла и  вл етс  выходом устройства дл  подключени  к синхровходу контролируемого блока, вход начальной установки устройства соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом неравенства блока сравнени , выход равенства 25 которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с счетными входами первого и второго счетчиков и входом первого элемента задержки, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соедин ен с входом чтени  первого блока пам ти, с входом начальной установки блока обнаружени  цикла и  вл етс  выходом устройства дл  подключени  к входу начальной установки контролируемого блока, адресный вход второго блока пам ти объединен с адресньм входом первого блока пам ти и подключен к выходу второго счетчика, вход обнулени  которого соединен с нулевым входом первого триггера, с установочными входом первого счетчика, вторым входом третьего элемента ИЛИ, и выходом первого элемента ИЛИ, третий вход которого соединен с выходом переполнени  первого счетчика и  вл етс  выходом исправности устройства, входы режимов настройки и работы которого соединены с нулевым и единичным входами второго триггера соответственно , пр мой и инверсный выходы которого соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых объединены и подключены к выходу обнаружени  цикла блока обнаружени  цикла, группа информационных выходов

   с вторым входом второго элемента ИЛИ и выходом второго элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, причем блок обнаружени  цикла содержит регистр, две схемы сравнени , четьфе элемента И, два элемента ИЛИ, два триггера и три счетчика, причем в блоке обнаружени  цикла информационный вход регистра объединен с первым информационным входом первой схемы сравнени  и  вл етс  информационным входом блока обнаружени  цикла, вход синхронизации которого соединен с входами синхронизации первого и второго триггеров блока обнаружени  цикла и с первыми входами первого и второго элемента И блока обнаружени  цикла, вторые входы которых соединены соответственно с пр мым и инверсным выходами первого триггера блока обнаружени  цикла, вход J которого соединен с счетным входом первого счетчика и выходом равенства первой схемы 3g сравнени , выход неравенства которой

   соединен с входом установки в О - второго счетчика, с счетным входом третьего счетчика и первым входом первого элемента ИЛИ блока обнаружени  цикла, выход первого элемента ИЛИ соединен с входом установки в единичное состо ние всех разр дов первого счетчика, группа разр дных выходов которого соединена с первой группой входов второй схемы сравнени , втора  группа входов которой соединена с группой информационных входов второго счетчика, с группой разр дных выходов третьего счетчика и  вл етс  информационным выходом блока, вход начальной установки блока соединен с нулевым входом второго триггера и с первым входом второго элемента ИЛИ блока обнаружени  цикла, второй вход второго элемента ИЛИ соединен с выходом переполнени  третьего счетчика, вход установки в О, которого соединен с выходом второго элемента ИЛИ, с вторым входом первого элемента ИЯИ

   40

   45

   БО

   55

   9567

   которого соединена с группой информационных входов второго блока пам ти и второй группой информационных входов блока сравнени , вход разрешени  сравнени  которого соединен с вькодом второго элемента задержки, вход которого соединен с выходом третьего элемента И и входом чтени  второго блока

   5

   0

   0

   пам ти, вход записи которого соединен 5

   с вторым входом второго элемента ИЛИ и выходом второго элемента И, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, причем блок обнаружени  цикла содержит регистр, две схемы сравнени , четьфе элемента И, два элемента ИЛИ, два триггера и три счетчика, причем в блоке обнаружени  цикла информационный вход регистра объединен с первым информационным входом первой схемы сравнени  и  вл етс  информационным входом блока обнаружени  цикла, вход синхронизации которого соединен с входами синхронизации первого и второго триггеров блока обнаружени  цикла и с первыми входами первого и второго элемента И блока обнаружени  цикла, вторые входы которых соединены соответственно с пр мым и инверсным выходами первого триггера блока обнаружени  цикла, вход J которого соединен с счетным входом первого счетчика и выходом равенства первой схемы g сравнени , выход неравенства которой

   соединен с входом установки в О - второго счетчика, с счетным входом третьего счетчика и первым входом первого элемента ИЛИ блока обнаружени  цикла, выход первого элемента ИЛИ соединен с входом установки в единичное состо ние всех разр дов первого счетчика, группа разр дных выходов которого соединена с первой группой входов второй схемы сравнени , втора  группа входов которой соединена с группой информационных входов второго счетчика, с группой разр дных выходов третьего счетчика и  вл етс  информационным выходом блока, вход начальной установки блока соединен с нулевым входом второго триггера и с первым входом второго элемента ИЛИ блока обнаружени  цикла, второй вход второго элемента ИЛИ соединен с выходом переполнени  третьего счетчика, вход установки в О, которого соединен с выходом второго элемента ИЛИ, с вторым входом первого элемента ИЯИ

   0

   5

   О

   5

   1 3

   и с единичным входом iicpiiot o тригте .- ра блока, обнаружени  цикла, К-нход которого соединен с входом записи второго счетчика, с тзыходом первого элемента И и с входом синхронизации регистра, группа выходов которого соединена с второй г|)уппой информационных входов первой схемы сравнени , вход разрешени  сравнени  которой соединен с выходом третьего элемента И блока обнаружени  цикла, группа .входом третьего элемента И соединена с

   9567

   г руппой инверсных выходов второго счетчика, вход управлени  счетом которого соединен с входом третьего элемента И и выходом второго элемента

   )

   И, ВЫХОД равенства второй схемы сравнени  соединен с первым входом четвертого элемента И и с единичным входом второго триггера блока обнаружени  цикла,выход второго триггера соедй.- нен с вторым входом четвертого элемента И,выход которого  вл етс  выходом обнаружени  цикла блока обнаружени  цикла.

   OmSAZ

   Jm эл. 9

   От т 15

   К ЭЛ.7

   «5л70,П

   Редактор Е.Папп

   Фи&.2

   Составитель И.Иваныкин Техред М.Дндьк

   Заказ 4223/39 Тираж 672Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Л{-35, Раушска  наб., д. 4/5

   -Производственно-полиграфическое предпри тие, г. Ужгород, уд. Проектна , 4

   Корректор М.Демчик