SU1314462A1 - Устройство дл преобразовани кодов - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении преобразователей кодов в автоматизированных системах управлени  и контрол . Цель изобретени  - сокращение объема аппаратуры. Поставленна  цель достигаетс  тем, что в устройство дл  преобразовани  кодов, содержащее геСЛ

Description

нератор 2 импульсов, схему 3 сравнени , входной регистр 1, счетчик 4 входного и счетчик 5 выходного кодов, введен элемент И-НЕ 10, а входной и

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано при построении преобразователей кодов в автоматизированных системах управлени  и контрол .

Цель изобретени  - сокращение объема аппаратуры.

На чертеже представлена блок-схем устройства дл  преобразовани  кодов.

На схеме прин ты следующие обозна чени : входной регистр 1, генератор 2 импульсов, схема 3 сравнени , двоичные счетчики 4.1-4.П, 5.1-5.П первой и второй групп соответственно, элементы И-РШИ 6,1-6,п, 7,1-7.п первой и второй групп, элементы И 8„1 - 8,п, 9.1-9.П первой и второй групп соответственно, элемент И--НЕ 10, вхо 11 установки нул  устройства.

Устройство работает следующим образом .

В исходном состо нии из канала св зи на входной регистр 1 поступает входной код и команда установки кода Наличие нулевого уровн  напр жени  команды установки кода, поступающей на элемент И-НЕ 10, определ ет преобразование устройством двоичного кода в выходной двоично-дес тичный. Наличие единичного уровн  определ ет обратное преобразование. На вход 11 установки нул  устройства поступает импульс, запускающий генератор 2 импульсов и обнул юищй двоичные счетчики 4 и 5 первой и второй группы, которые представл ют собой четырех- разр  дные счетчики с внутренней структурой на 1К-триггерах, с двум  входами установки нул .

С приходом каждого тактового им- пульса на первом входе схемы 3 сравнени  по вл етс  очередна  кодова  . комбинаци , поступающа  с выходов первой группы двоичных счетчиков. На второй вход .схемы 3.сравнени  че

выходной счетчики включают соответственно каждый п .двоичных счетчиков, п элементов И-ИЛИ, п элементов И с соответствующими св з ми, 1 ил.

5

5

0

5

0

рез входной регистр 1 поступает комбинаци  входного кода. С приходом дес ти тактовых импульсов на выходе двоичных счетчиков 4.1 и 5.1 младших тетрад будет сто ть 10 (1010).

I

Единичные сигналы поступают на входы элементов И 8.1 и 9.1, поэтому на их выходах также будут единичные уровни, которые поступают на элементы И-ИЛИ 6.1 и 7.1 соответственно.- Наличие нулевого уровн  с выхода входного регистра 1 запирает элемент И-ИЛИ 6.1., а единичный уровень с элемента И-НЕ 10 открывает элемент И-ИЛИ 7.1, т.е. импульс с выхода элемента И, 9 проходит через элемент И-ИЛИ 7 и поступает на первый вход установки нул  двоичного счетчика 5 и на тактовый вход двоичного счетчика 5.2, в результате двоичный счетчик 5,1 младшей тетрады обнул етс , а двоичный счетчик 5.2 записывает единицу в младшем разр де. Двоичный счетчик 4.1 сбрасываетс  при достижении своего конечного состо ни  15 (1111). Перепад с 1 на О в четвертом разр де через элемент И-ИЛИ 6.1, открытый единичньп- уровнем с элемента И-НЕ 10,проходит на первьй вход установки нул  двоичного счетчика 4.1 и на тактовый вход счетчика 5,1, который воспринимает этот перепад и записывает единицу в младшем разр де . Таким образом, перва  группа двоичных счетчиков 4..п работает в двоичном коде, а втора  группа двоичных счетчиков 5.1-5.П работает в двоично-дес тичном коде. Лри совпадении входной кодовой комбинации и кодовой комбинации первой группы двоичных счетчиков 4.1-4.П на выходе блока 3 сравнени  по вл етс  сигнал, который останавливает генератор импульсов. Счетчики 4.1-4.П и 5.1-5.П также останавливаютс , что служит разрешением съема кода с выходов счетчиков

5.1-5.п. I

Рассмотрим пример преобразовани  двоичного числа 1111 (ТЗ) в двоично-дес тичное , в этом случае с входного регистра 1 на элемент И-НЕ 10 поступает команда с нулевым уров нем, определ юща  работу счетчиков 4 в двоичном коде и счетчиков 5 в двоично-дес тичном коде. После прихода дес ти тактовых импульсов в двоичных счетчиках младших тетрад 4 и 5 записываетс  число дес ть (1010), Единичные уровни с выходов счетчиков 4 и 5 поступают на входы элементов И 8 и 9 соответственно. Элементы И 8 и 9 выдают на выходах единичные уровни, которые поступают на первые входы элементов И-ИЛИ 6 и 7 соответственно. На второй вход элмента И-ИЛИ 6 поступает нулевой уровень с выхода входного регистра 1, поэтому на выходе элемента И-ИЛИ6.1 уровень остаетс  нулевым. На второй вход элемента И-ИЛИ 7.1 поступает единичный уровень с элемента И-НЕ 10, происходит совпадение единичных уровней на первом и втором входах элемента И-ИЛИ 7 и на выходе эле- мента И-ИЛИ 7 по вл етс  единичный уровень, который поступает на пер- вьпй вход установки нул  счетчика 5,1 и на тактовьм вход счетчика 5.2. Двоичный счетчик 5.1 сбрасываетс . На выходе элемента И 9, элемента И- И1Ш 7.1 по вл ютс  нулевые уровни. Таким образом, на тактово.м входе счетчика 5.2 получаетс  перепад с единичного уровн  на нулевой. Счетчик 7 на 1К-триггерах воспринимает этот перепад как тактовый импульс и считает этот импульс, т.е. на его выходе по вл етс  число 1 (0001). Таким образом, после прихода дес ти импульсов в счетчике 4.1 записано число 10 (ЮЮ), в счетчике 5.1 - число О, а в счетчике 5.2 - число 1 (0001). После прихода следуюпщх п ти тактовых импульсов в счетчике 4 записано число 15 (1111), в счетчике 5,1 - число п ть (OIOI), а в счетчике 5.2 - число 1 (OOOI). Блок сравнени  останавливает генератор импульсов и разрешает съем двоично- дес тичного числа 15 (0001 0101) на выход преобразовател .

Claims (1)

1. Формула изобретени  Устройство дл  преобразовани  кодов , содержащее генератор импульсов, схему сравнени , входной регистр, 2 счетчик входного кода, счетчик выходного кода, выходы которого  вл  ютс  выходами преобразовател , выход счетчика входного кода соединен с первым входом схемы сравнени , вто- tO рой вход которой подключен к выходу входного регистра, вход которого  вл етс  входом устройства, отличающеес  тем, что, с целью сокращени  объема аппаратуры, он со- 5 держит элемент И-НЕ, а входной и выходной счетчики получают соответственно каждый по группе из п двоичных счетчиков, п элементов И-РШИ, п элементов И, причем выход элемента И-НЕ 0 соединен с первым йходом первого элемента И i-ro () элемента И-ИЛИ первой группы и с первым входом второго элемента И i-ro элемента И-ИЛИ второй группы, второй вход первого элемента И i-ro элемента И-ИЛ11 первой группы и первый вход первого элемента И i-ro элемента И-ИЛИ второй группы соединены с выходами старших разр дов i-x двоичных счетчиков и 0 с первыми входами i-x элементов И

   первой и второй групп соответственно, вторые входы i-x элементов И первой и второй групп подключены к выходам вторых разр дов i-x двоичных счетчи- 5 ков соответствующей группы, выход входного, регистра соединен с первым входом второго элемента И i-ro элемента И-ИЛИ первой группы и с вторым входом первого элемента И i-ro 0 элемента И-ИЛИ второй группы, выходы i-x элементов И первой и второй групп подключены к вторым входам вторых элементов И i-x элементов И-ИЛИ первой и второй групп соответственно, выхо- 5 ды i-x элементов И-ИЛИ первой и второй групп соединены с первыми входами установки нул  i-x двоичных счетчиков и с тактовыми входами (i+1)-х (где i 1-n-1) двоичных счетчиков со- 0 ответствующей группы, тактовые входы i-x () двоичных счетчиков первой и второй групп подключены к выходу генератора импульсов, вход останова которого соединен с выходом схемы 5 сравнени , а вход запуска - с вторым входом установки нул  двоичных счетчиков первой и второй групп и с входом установки нул  устройства.