. 1 Изобретение относитс к телеизме рени м и может найти применение в телемеханике, дальней св зи, в си темах автоматического контрол и т,п. По основному авт. св. № 894775, известно адаптивное телеизмерительное устройство, содержащее аналого-цифровой преобразователь (АЦП) выходы которого соединены с информа ционными входами блока считывани , управл ющий вход которого соединен с управл ющими входами АЦП и дешифратора адреса, блок пам ти, вьшолненный на триггерах, ВЬЕХОДЫ которых соединены с соответствуюпхими информадионными входами дешифратора адре са и блока считывани , информадионный выход которого соединен с выход устройства, детектор максимального сигнала и в каждом информационном канале датчик,выход которого соедин с первыми входами адаптивного временного дискретизатора (ЛВД) и перRoro ключа, вторые входы которых об единены и подключены к соответствую щему выходу дешифратора адреса, вых АВД соединен с первым входом второг ключа, второй вход которого соедине с соответствующим выходом делител напр жени , выходы вторых ключей информационньгх каналов соединены с соответствующими входами детектора максимального сигнала,выходы которого соединены с пр мым и инверсными входами триггеров блока пам ти Кроме того, детектор максимального сигнала выполнен на диодах, объединенных в группы по числу информационных каналов,- количество диодов в каждой группе равно числу разр ДОН кода адреса, входы диодов каждо группы объединены и подключены к соответствующему выходу детектора максимального сигнала. В этом устройстве осуществл етс параллельньм анализ состо ни измерительньк каналов и дл передачи в линию св зи выбираетс канал, погре ность аппроксимации сигнала которог достигла заданного значени , т.е. сработал АВД, и который имеет наиб .ольший приоритет, т.е« наибольшее напр жение на соответствующем вькод делител напр жени м . Недостатком устройства вл етс возможность по влени больших погре ностей аппроксимации, значительно превышающих допустимые, из-за по в1i лени очереди из нескольких за вок при формированном значении уставки в АВД. Пель изобретени - повышение точности устройства за счет снижени максимально возможной погрешности аппроксимации путем первоочередного выбора канала ,с наибольшей погреш . остью. Поставленна цель достигаетс тем, что в устройство введены цифроаналоговый преобразователь, счетчик, генератор , триггер, элемент И и элемент ИЛИ, выход блока считывани подключен к первым входам триггера и счетчика, выходы счетчика подключены через цифроаналоговый преобразователь к третьим входам соответствующий: адаптивно-временных дискретизаторов, выходы которых через элемент ИЛИ подключены к второму входу триггера, выход триггера подключен к второму входу счетчика, выход генератора подключен к второму входу элемента И. На чертеже изображена структурна схема устройства. Устройство содержит в каждом информационном канале 1 адаптивный временной дискретизатор (АВД)-2, первый ключ 3, датчик 4 и второй ключ 5. Кроме того, устройство содержит дешифратор 6 адреса,блок 7 считывани , АЦП 8, блок 9 пам ти, выполненный на триггерах 10, делитель 11 напр жени , детектор 12 максимального сигнала , вьшолненный на диодах, объединенньЕХ в группы 13, цифроаналоговый преобразователь 14, счетчик 15, триггер 16, генератор 17, элемент И 18, и элемент ИЛИ 19. Датчики 4 преобразуют тегкгметрируемые параметры в унифицированные сигналы, АВД 2 анализируют изменени этих сигналов и формируют на выходе сигнал 1, если погрешность аппроксимации сигнала превьшгает значение уставки. Ключи 3 вместе с дешифратором 6 служат дл передачи сигнала датчиков к АЦП 8, прв.дназначенному дл преобразовани аналоговых сигналов в код. Триггеры 10 блока 9 пам ти спужат дл образовани двоичного кода адреса канала, погрешность аппроксимации которого наибольша . Блок 7 считывани служит дл преобразовани параллельного кода параметра и адреса в последовагельный и передачи его в канал св зи. Ключи 5 служат дл передачи апр 3 - . 11 жени с делител 11 на входы групп 13 диодов детектора 12 максимального сигнала, предназначенного дл вьщеле ни наибольшего напр жени при наличии сигналов на выходе нескольких ключей 5. Делитель 11 напр жени с заранее установленными значени ми выходных напр жений служит дл создани режима приоритетного обслуживани при одновременном срабатывании нескольких АВД 2. Число выходов дели тел 11 равно числу каналов 1 устрой ства, а напр жени на выходах делите л должны отличатьс на величину, не меньшую, чем порог срабатывани последовательного соединени диода в группе 13 и триггеров 10 (,3 В) Число диодных групп 13 равно числу каналов 1 устройства, а число диодов в группе - двоичному логарифму от числа каналов, т.е. числу разр дов кода адреса. Цифроаналоговый преобразователь 14 с двоичным счетчиком 15 служат дл создани падающего Ступенчатого напр жени , т.е. напр жени , мен ющегос ступеньками от максимального значени до нул . Число ступеней зависит от максимального значени напр жени в АВД, соответствовавшего наибольшей погрешности аппроксимации и от необходимой (или возможной) точности анализа , т.е. выбора канала с наибольшей погрешностью. В рассматриваемом случае возможна точность анализа определ етс порогом срабатывани последовательного соединени диода в группе 13 и триггера 10, т.е. О,1-0,3 В. При максимальном значений напр жени в АВД, с которым будет сравниватьс напр жение с преобразовател 14, в 3-5 В число ступеней будет от 10 до 50, т.е. число разр дов счетчика 15 составит 3-6.Триггер 16, генератор 17 и элемент И 18 служат дл управлени работой счетчика 15. Элемент ИЛИ 19 служит дл выработки сигнала, запрещающего даль нейшее переключение счетчика 15, а следовательно, и уменьшение напр жени на выходе преобразовател 14 при по влении Хот бы на одном входе элемента ИЛИ 19 сигнала 1 от АВД 2. Очевидно, что счетчик 15 должен быть вычитающим или на преобразователь 14 должны поступать сигналы от ийверсных выходов триггеров счетчика 15 Устройство работает следующим об , разом. 14 Унифицированные сигналы с датчиков 4 поступают на АВД 2, на выходе которого по вл етс сигнал 1, при достижении погрешности аппроксимации значени уставки. Сигналы с выходов АВД 2 поступают на управл ющие выходы ключей 5, а на входах соответствующих групп 13 диодов (входы диодов в группе объединены ) детектора 12 максимального сигнала по вл ютс напр жени от делител 11. При одновременном срабатывании нескольких АВД 2 будет выбран канал 1, у которого будет большее напр жение,поступившее с делител 11. Например, если U| U... U; .. .UK , гдеИ - напр жение на i -м выходе делител 11, а N - число каналов устройства, то будет осуществлен приоритет по номеру канала: при нескольких одновременно сработавших АВД 2 опрашиватьс будет канал, имеющий меньший пор дковый номер. При построении схемы детектора максимального сигнала на диодных сборках возможно использование уравнений алгебры логики. Например, дл восьмиканального варианта эти уравнени выгл д т следующим образом У -X, , , , У Х,, где X и X - входные (пр мой и инверсный ) сигналы триггеров 10;У - исходные сигналы детектора 12. На выходе потенциальных триггеров 10 блока 9 пам ти непосредственно возникает двоичный код адреса выбранного канала, поступающий в блок 7 Считывани . После преобразовани пазаллельного кода адреса в последовательный и выдачи его в линию св зи лок 7 считывани вырабатывает управл ющий сигнал, передним фронтом запускающий АЦП 8 и с помощью дешифратора 6 открывающий ключ 3 выбранного канала. Длительность управл кнцего сигнала блока 7 должна быть не меньше времени преобразовани АЦП 8. Задним фронтом управл ющего сигнала блока 7 сбрасываетс АВД 2 выбранного канала и счетчик 15 таким образом.