SU1306487A3 - Устройство дл формировани сигнала псевдоошибки /его варианты/ - Google Patents
Устройство дл формировани сигнала псевдоошибки /его варианты/ Download PDFInfo
- Publication number
- SU1306487A3 SU1306487A3 SU813261350A SU3261350A SU1306487A3 SU 1306487 A3 SU1306487 A3 SU 1306487A3 SU 813261350 A SU813261350 A SU 813261350A SU 3261350 A SU3261350 A SU 3261350A SU 1306487 A3 SU1306487 A3 SU 1306487A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- discriminator
- detector
- adder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/241—Testing correct operation using pseudo-errors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
Изобретение примен етс в узлах контрол коэф. ошибок, к-рый используетс в системе цифровой модул ции с несущей. Цель изобретени - повышение точности формировани сигнала псевдоошибки. Устр-во по 1-му варианту содержит детектор 1 четырехфазной демодул ции, блок выделени шума 2, сумматор 3, дискриминаторы (Д) 4 и 5, эл-т 6 ИСКЛЮЧАЮЩЕЕ ИЖ. Блок 2 содержит блок 7 синхронизации, фильтр 8 нижних частот, частотный дискриминатор 9 и усилитель 10. По 2-му варианту блок 2 содержит блок 7, фильтр 8, усилитель 10, фазовьй детектор и управл емый напр жением генератор (УНГ). В 1-м варианте данные Д 4 и 5 одинаковы, если не добавлена составл юща помехи. Т.к. сигнал помехи подаетс с у-л 10 через сумматор 3 на Д 5, коэф. ошибки выходных данных больше, чем коэф. ошибкиД4. Выходные сигналы Д 4 и 5 подаютс на эл-т 6. Если они не совпадают, то на выходе устр-ва формируетс выходной сигнал. Во 2-м варианте сигналы синхронизации , к-рые выдел ютс блоком 7, подаютс через фазовый детектор и фильтр 8 на вход УНГ. 2 с.п. ф-лы, 2 ил. СО с со о о: 45 00 CN
Description
Изобретение относитс к устройствам дл формировани сигнала псевдо- ошибки в узлах контрол коэффициента ошибок, который используетс в системе цифровой модул ции с несущей в частности в приемном устройстве, в т-фазовой системе св зи с манипул цией сдвигом фазы или в приемном устройстве и в многоуровневой системе с амплитудной модул цией с разделением на ступени.
Целью изобретени вл етс повышение точности формировани сигнала псевдоошибки.
На фиг, 1 и 2 представлены варианты выполнени устройства дл формировани сигнала псевдоошибки.
Устройство дл формировани сигнала псевдоошибки по первому варианту содержит детектор, 1 четырехфазной демодул ции, блок 2 выделени шума, сумматор 3, первьш 4 и второй 5 дискриминаторы и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ б, причем блок 2 выделени шума содержит блок 7 синхронизации, фильтр 8 нюкних частот, дополнительный частотный дискриминатор 9 и усилитель 10, а блок 2 выделени шума по второму варианту содержит блок 7 синхронизации , фильтр 8 нилшпх частот, усилитель 10, фазовый детектор 11 и управ л емьш напр жением генератор 12.
Устройство дл формировани сигнала псевдоошибки работает следующим образом.
Входной сигнал с манипул цией сдвигом фазы детектируетс детектором 1 четырехфазной демодул ции и модулируЕощие сигналы поступают на первый дискриминатор 4, на выходе которого выдел ютс цифровые данные. Демодулирующие сигналы в виде тактовых импульсов подаютс на другой .вхо первого дискриминатора 4.
Одновременно входной сигнал поступает на вход блока 7 синхронизации блока 2 выделени шума, предназначенный дл выделени битов синхронизации из входного сигнала. Выделенна составл юща синхронизации через фильтр 8 нижних частот поступает на выход устройства в качестве сигнала синхронизации и одновременно подаетс на вход второго дискриминатора 5 и на вход дополнительного ; частотного дискриминатора 9, где происходит обнаружение составл ющей дрожани . Обнаруженна составл юща
дрожани усиливаетс усилителем 10 и подаетс на один из входов сумматора 3, с выхода которого сигнал помехи подаетс на второй дискриминатор 5,
Выходные данные первого 4 и второго 5 дискриминаторов одинаковы, если не добавлена составл юща помехи . Однако, так как сигнал помехи
подаетс с выхода усилител 10 через сумматор 3 на второй дискриминатор 5, коэффициент ошибки выходных данных указанного дискриминатора больше , чем коэффициент ошибки выходных
данных первого дискриминатора 4. Выходные сигналы первого 4 и второго 5 дискриминаторов подаютс на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, если они не совпадают, то на выходе устройства формируетс выходной сигнал.
Во втором варианте выполнени устройства дл формировани сигнала псевдоошибки сигналы синхронизации,
которые выдел ютс блоком 7 синхронизации ,- подаютс через фазовьй детектор 11 и фильтр 8 нижних частот на вход управл емого напр жением генератора 12. Сигнал разности фаз,
т.е. выходной сигнал фазового детектора 11, содержит составл ющзто помехи , вход щую в составл ющую синхро- . низации, котора подаетс от блока 7 синхронизации в добавление к посто нной составл ющей, соответствующей разности фаз. Сигнал синхронизации, регенерируемый в управл емом напр жением генератора 12, не содержит составл ющей помехи. Составл юща помехи в выходном сигнале фазового детектора 11 подаетс через усилитель 10 в сумматор 3. После этого осуществл етс тот же процесс, что и в первом варианте устройства, и на вЫходе формируетс сигнал; псевдоогаибкй.
Claims (2)
1. Устройство дл формировани сигнала псевдоошибки, содержащее два дискриминатора, выходы которых подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающее с тем, что, с целью повышени точности формировани сигнала псевдоошибки, в него введены детектор четырехфазной демодул ции и блок вьщрлени шума , состо щий из последовательно соединенных блока синхронизации, фильтpa нижних частот, дополнительного частотного дискриминатора и усилител , а также сумматор, при этом вход детектора четырехфазной демодул ции объединен с входом блока синхронизации , а выход детектора четырехфазной демодул ции подключен к первому входу первого дискриминатора и к первому входу сумматора, к второму входу которого подключен выход усилител блока выделени шума, а выход сумматора подключен к первому входу второго дискриминатора, к второму входу которого, подключен выход фильтра нижних частот блока вьщелени шума, причем второй вход первого дискриминатора вл етс входом демодулирзтощего сигнала.
2. Устройство дл формировани сигнала псевдоошибки, содержащее два дискриминатораj выходы которых подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающеес тем, что, с целью повьшени точности формировани сигнала псевдоошибки.
15
64874
в него введены детектор четырехфазной демодул ции и блок вьщелени шума , состо щий из последовательно сое диненных блока синхронизации, фазового детектора, фильтра нижних частот и управл емого напр жением генератора , выход которого подключен к другому входу фазового, детектора, выход которого подключен к входу уси
лител , а также сумматор, при этом вход детектора четырехфазной демодул ции объединен с входом блока синхронизации блока выделени шума, а выход, детектора чатырехфазной демодул ции подключен к первому входу первого дискриминатора и к первому входу сумматора, к второму входу которого подключен выход усилител блока выделени , а выход сумматора подключен к первому входу второго дискриминатора, к второму входу которого подключен другой выход управл емого напр жением генератора блока выделени шума, причем второй вход первого дискриминатора вл етс входом демодулирующего сигнгша.
Составитель В. Евдокимова Редактор И. Николайчук Техред Л,Сердюкова Корректор А. Зимокосов
Заказ 1471/59 Тираж 673Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
Фиг.2
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6183578A JPS54152802A (en) | 1978-05-23 | 1978-05-23 | Error rate supervisory system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1306487A3 true SU1306487A3 (ru) | 1987-04-23 |
Family
ID=13182539
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792771808A SU1299527A3 (ru) | 1978-05-23 | 1979-05-23 | Схема генерировани сигнала псевдоошибки |
| SU813261350A SU1306487A3 (ru) | 1978-05-23 | 1981-03-24 | Устройство дл формировани сигнала псевдоошибки /его варианты/ |
| SU823397900A SU1246907A3 (ru) | 1978-05-23 | 1982-02-19 | Устройство дл формировани сигнала псевдоошибки |
| SU823397899A SU1329631A3 (ru) | 1978-05-23 | 1982-02-19 | Устройство дл формировани сигнала псевдоошибки |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792771808A SU1299527A3 (ru) | 1978-05-23 | 1979-05-23 | Схема генерировани сигнала псевдоошибки |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823397900A SU1246907A3 (ru) | 1978-05-23 | 1982-02-19 | Устройство дл формировани сигнала псевдоошибки |
| SU823397899A SU1329631A3 (ru) | 1978-05-23 | 1982-02-19 | Устройство дл формировани сигнала псевдоошибки |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4247938A (ru) |
| JP (1) | JPS54152802A (ru) |
| AU (1) | AU541344B2 (ru) |
| CA (1) | CA1125404A (ru) |
| DE (1) | DE2921089C3 (ru) |
| FR (1) | FR2428948A1 (ru) |
| IT (1) | IT1114016B (ru) |
| SU (4) | SU1299527A3 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5682460A (en) * | 1979-12-10 | 1981-07-06 | Nippon Telegr & Teleph Corp <Ntt> | Cable tester |
| DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
| JPS5974756A (ja) * | 1982-10-21 | 1984-04-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 信号品質監視装置 |
| JPS59193658A (ja) * | 1983-04-18 | 1984-11-02 | Nec Corp | 擬似誤り検出回路 |
| JPS6077138U (ja) * | 1983-10-31 | 1985-05-29 | パイオニア株式会社 | ノイズ抑圧装置 |
| US4633465A (en) * | 1985-03-27 | 1986-12-30 | At&T Bell Laboratories | Eye violation detectors |
| JPS62298255A (ja) * | 1986-06-18 | 1987-12-25 | Fujitsu Ltd | 識別装置 |
| JPH01269151A (ja) * | 1988-04-21 | 1989-10-26 | Hitachi Ltd | 多重プロセツサシステム試験方法 |
| US5418789A (en) * | 1992-10-14 | 1995-05-23 | International Business Machines Corporation | Fast communication link bit error rate estimator |
| US6587528B1 (en) * | 1998-10-12 | 2003-07-01 | Ericsson Inc. | Systems and methods for extracting and digitizing phase and frequency information from an analog signal |
| US7064914B1 (en) * | 2004-12-22 | 2006-06-20 | Seagate Technology Llc | Position error signal quality |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3665394A (en) * | 1970-09-23 | 1972-05-23 | Gte Automatic Electric Lab Inc | Data error detector for determining the error rate prior to equalization |
| US3689884A (en) * | 1970-12-31 | 1972-09-05 | Gen Electric | Digital correlator for calculating figure of merit of communication transmission system |
| US3721959A (en) * | 1971-11-29 | 1973-03-20 | Collins Radio Co | Method and means for detecting error rate of transmitted data |
| IT1041378B (it) * | 1975-06-10 | 1980-01-10 | Cselt Centro Studi Lab Telecom | Dispositivo per il rilevamento della qualita di trasmissione nei ricevitori di segnali numerici |
| FR2317823A1 (fr) * | 1975-07-09 | 1977-02-04 | Thomson Csf | Dispositif de mesure du taux d'erreur d'une liaison numerique bruitee |
| FR2345016A1 (fr) * | 1976-03-17 | 1977-10-14 | Lainey Gilbert | Dispositifs de mesure du taux d'erreur sur les elements binaires d'une liaison numerique |
| FR2390052B1 (ru) * | 1977-05-06 | 1981-07-03 | Poitevin Jean Pierre |
-
1978
- 1978-05-23 JP JP6183578A patent/JPS54152802A/ja active Granted
-
1979
- 1979-05-18 US US06/040,408 patent/US4247938A/en not_active Expired - Lifetime
- 1979-05-18 CA CA327,864A patent/CA1125404A/en not_active Expired
- 1979-05-23 DE DE2921089A patent/DE2921089C3/de not_active Expired
- 1979-05-23 FR FR7913218A patent/FR2428948A1/fr active Granted
- 1979-05-23 AU AU47345/79A patent/AU541344B2/en not_active Ceased
- 1979-05-23 SU SU792771808A patent/SU1299527A3/ru active
- 1979-05-23 IT IT22906/79A patent/IT1114016B/it active
-
1981
- 1981-03-24 SU SU813261350A patent/SU1306487A3/ru active
-
1982
- 1982-02-19 SU SU823397900A patent/SU1246907A3/ru active
- 1982-02-19 SU SU823397899A patent/SU1329631A3/ru active
Non-Patent Citations (1)
| Title |
|---|
| Psendo-Error detector theory and applications in QPSK 1,5 mb/S, data above FDM voice systems. NTC 77, , p. 43-46. * |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1114016B (it) | 1986-01-27 |
| FR2428948B1 (ru) | 1984-04-27 |
| DE2921089C3 (de) | 1981-10-15 |
| JPS54152802A (en) | 1979-12-01 |
| AU4734579A (en) | 1979-11-29 |
| DE2921089A1 (de) | 1979-11-29 |
| SU1329631A3 (ru) | 1987-08-07 |
| CA1125404A (en) | 1982-06-08 |
| SU1246907A3 (ru) | 1986-07-23 |
| DE2921089B2 (de) | 1980-12-04 |
| JPS5756983B2 (ru) | 1982-12-02 |
| SU1299527A3 (ru) | 1987-03-23 |
| FR2428948A1 (fr) | 1980-01-11 |
| IT7922906A0 (it) | 1979-05-23 |
| US4247938A (en) | 1981-01-27 |
| AU541344B2 (en) | 1985-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347616A (en) | Digital multi-level multi-phase modulation communication system | |
| SU1306487A3 (ru) | Устройство дл формировани сигнала псевдоошибки /его варианты/ | |
| EP0177963A2 (en) | Decoder for spectrum diffusion signals | |
| US4651104A (en) | Frequency converter with automatic frequency control | |
| IL47894A (en) | Apparatus for producing baud timing signal | |
| US3743775A (en) | Data demodulator apparatus | |
| US4345211A (en) | Digital phaselock demodulator | |
| EP0319973B1 (en) | Spread spectrum demodulating device for spread spectrum communication system | |
| JPS6353745B2 (ru) | ||
| SU440801A1 (ru) | Устройство дл автовыбора синфазной последовательности импульсов синхронизации при приеме сигналов с фазоразностной манипул цией | |
| JPS6028457B2 (ja) | クロツク再生回路 | |
| GB2025717A (en) | PSK Demodulator | |
| SU544172A1 (ru) | Устройство дл демодул ции многоосновных кодоимпульсных сигналоы | |
| EP0534180A2 (en) | MSK signal demodulating circuit | |
| JPH0131814B2 (ru) | ||
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| SU489197A1 (ru) | Устройство дл выделени сигналов | |
| SU1197138A1 (ru) | Устройство демодул ции фазоманипулированных сигналов | |
| JPH09102775A (ja) | シンボルクロック再生方法および装置 | |
| SU896789A1 (ru) | Квазикогерентный демодул тор сигналов фазовой телеграфии | |
| JPS59103452A (ja) | 搬送波再生回路 | |
| JPS60171839A (ja) | スペ−スダイバ−シチ | |
| JPH0586097B2 (ru) | ||
| JPH01117451A (ja) | 復調回路 | |
| JPH0586098B2 (ru) |