SU1298941A2 - Устройство дл адаптивной регистрации электрических посылок - Google Patents

Устройство дл адаптивной регистрации электрических посылок Download PDF

Info

Publication number
SU1298941A2
SU1298941A2 SU853981057A SU3981057A SU1298941A2 SU 1298941 A2 SU1298941 A2 SU 1298941A2 SU 853981057 A SU853981057 A SU 853981057A SU 3981057 A SU3981057 A SU 3981057A SU 1298941 A2 SU1298941 A2 SU 1298941A2
Authority
SU
USSR - Soviet Union
Prior art keywords
register
additional
outputs
counters
keys
Prior art date
Application number
SU853981057A
Other languages
English (en)
Inventor
Матвей Михайлович Голубчик
Сергей Андреевич Скотарь
Владимир Петрович Жирный
Олег Вениаминович Лебеденко
Original Assignee
Киевское Высшее Военное Инженерное Дважды Краснознаменное Училище Связи Им.М.И.Калинина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевское Высшее Военное Инженерное Дважды Краснознаменное Училище Связи Им.М.И.Калинина filed Critical Киевское Высшее Военное Инженерное Дважды Краснознаменное Училище Связи Им.М.И.Калинина
Priority to SU853981057A priority Critical patent/SU1298941A2/ru
Application granted granted Critical
Publication of SU1298941A2 publication Critical patent/SU1298941A2/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к радиотехнике ,  вл етс  дополнительным к авт. св. № 1113895 и расшир ет функциональные возможности путем оценки суммарных искажений электрич. посылок . В устр-во, содержащее кольцевой регистр 1, блоки 2, 10 ключей, накопитель 3, ключи 4, 14, блоки 5 сравнени , инверторы 6, 13, реверсивные счетчики 7, триггеры 8, мажоритарный блок 9, элементы ИЛИ 11, регистр () 12 с обратными св з ми, решающий блок бх (Л . . J t . g {

Description

15, состо щий из ключей 16, элемента ИЖ 17 и Р 18 с обратными св з ми, введены-.Р 19 с обратными св з ми,элемент 20 ЗАПРЕТ, счетчики (С) 21, ключи 22, блок 23 сборки, дешифратор 24, блок 25 отображени , делитель 26 частоты , распределитель 27. В конце цикла стробировани  посылки Р 19 фиксирует ее суммарное искажение в виде единиц. Каждый выход Р 19 закреплен за соответствующим С 21. Элемент 20 обеспечивает съем единичного сигнала только с одного выхода Р 19, отобраИзобретение относитс  к радиотех- нике, может использоватьс  при передаче данных в телеграфии и  вл етс  усовершенствованием устройства по авт. св. № 1113895.
Цель изобретени  - расширение фзж кциональных возможностей путем оценки суммарных искажений электрических посылок.
На чертеже изображена структурна  электрическа  схема предложенного устройства.
Устройство дл  адаптивной регистрации электрических посыпок содержит кольцевой регистр 1, первый блок 2 ключей накопитель 3, ключ 4, блоки 5 сравнени , инверторы 6, реверсивные счетчики 7, триггер 8, мажоритарный блок 9, второй блок 10 ключей , элементы ИЛИ 11, регистр 12 с обратными св з ми, дополнительные инверторы 13, дополнительные ключи 14| решающий блок 15, состо щий из ключей 15, элемента ИЛИ 17 и регистра 18 с обратньпу1И св з ми, дополнительный регистр 19 с обратными св з ми , элемент ЗАПРЕТ 20, счетчики 21 вторые дополнительные ключи 22, блок 23 сборки, дешифратор 24, блок 25 .отображени , делитель 2.6 частоты,распределитель 27.
Устройство работает следующим образом .
На вход устройства поступает последовательность искаженных электрических посылок. Кажда  посылка дисжающего вес комбинации, записанной на его вход. Цикл опроса С 21 и частотность отображени  результатов измерени  определ етс  делителем 26 и распределителем 27. Управл ющие сигналы распределител  27 последовательно открывают ключи 22, через которые считьтаетс  число с соответствующего С 21 . На блок 23 поступают двоичные числа , показьюающие , сколько раз в цикле опроса по вилось искажение определенной величины . 1 ил.
5
0
5
0
5
кретизируетс  с помощью п стробирую- щих импульсов, поступающих на первый блок 2 ключей с кольцевого регистра 1, результат каждого стробировани  значащего момента посылки записываетс  в соответствующзта  чейку пам ти накопител  3 и в мажоритарный блок 9. Из накопител  3 результат каждого стробировани  значащего момента по- сьтки поступает на соответствующий блок 5 сравнени . Блоки 5 сравнени  осуществл ют проверку эквивалентности сигналов, полученных в результате каждого стробировани , с сигналом, определенным по критерию большинства в мажоритарном блоке 9. Результаты сравнени  поступают через инверторы 6 на входы сложени  (+) и вычитани  (-) реверсивных счетчиков 7. Состо ние определенного реверсивного счетчика 7 зависит от его коэффициента счета и результатов анализа стро- бирующими импульсами ранее прин тых посьшок. Следовательно, в результате анализа группы посьшок, искаженных помехой, одни реверсивные счетчики 7 имеют 1 на выходе (-), а другие - на выходе (+). Те из реверсивных счетчиков 7, у которых Г окажетс  на йыходе (-), переключают соответствующий триггер 8 в такое состо ние, что снимаетс  разрешающий потенциал с входа определенного ключа второго .блока 10 ключей. Следовательно, эти ключи второго блока 10 ключей закрыты дл  записи на выходы результатов соответствующего стробировани  посьш- ки, котора  поступает на вход устройства после последней анализируемой посылки. В результате этого на вход решающего блока 15 поступают результаты лишь тех точек стробировани  принимаемой посылки, частотность искаже- НИИ которых минимальна.
Решающий блок 15 принимает решение - кака  посылка (О или 1) прин та устройством. Это решение принимаетс  по критерию большинства реги- строи 18. Введенна  обратна  св зь в регистре 18 реализует операцию поразр дного переноса единиц слева направо . Продолжительность процесса сдвига определ етс  всего лишь временем переходных процессов сдвига в логических элементах. Врем  действи  синхроимпульса должно быть не менее времени сдвига информации, это позвол ет задним фронтом синхроимпульса про-20 частости (веро тности) их по влени 
изводить опрос состо ни  всех  чеек (не показанных) регистра 18 и тем самым формировать выходные сигналы, а также подготовить регистр дл  приема
следующей комбинации. Следовательно, 25 гистра 1 на выходах блоков 5 сравнени 
на выходах регистра 18 столько расположенных справа налево единиц, сколько их было прин то в результате стро- биррвани  через открытые ключи второго блока 10 ключей. Принцип мажори- 30полнительного регистра 19 с обратнытарности при прин тии решени  о зна-ми св з ми, аналогичного регистрам
чении посылки, поступившей через вто-12 и 18. Следовательно, на выходах
рой блок 10 ключей, реализован с по-дополнительного регистра 19 в конце
мощью регистра 18, у которого из всехцикла стробировани  одной прин той
выходов используютс  только с го по п-й выходы.
.Ввиду того, что веро тностное состо ние канала св зи все врем  мен етс , а это измен ет количество ВКЛЮ- Q чанных ключей второго блока 10, необ- ХОДШ10 об этом факте информировать решающий блок 15 с тем, чтобы измен ть его коэффициент счета. Это осуществл етс  с помощью регистра 12, Регистр 12 с обратными св з ми аналогичен по построению регистру 18, но в нем задействованы все п выходов, Вес кодовой комбинации, поступившей с триггеров 8 на входы регистра 12, фиксируетс  в виде единиц, записанных в его  чейках и расположенных (в результате поразр дного переноса) подр д справа налево, С помощью инверторов 13 и дополнительных ключей 14 реализован дешифратор, позвол ющий получить 1 только на выходе одного дополнительного ключа 14. Эта единица через элемент ИЛИ 11 откры/11 .35 вход устройства посылки зaфиkcи50
55
руетс  ее суммарное искажение в виде единиц, расположенных подр д снизу вверх относительно расположени  дополнительного регистра 19. Чем выше суммарное искажение посылки, тем боль ший вес (количество) единиц будет на выходе дополнительного регистра 19. Каждый выход дополнительного регист ра 19 закреплен за соответствующим счетчиком 21, т.е. каждый счетчик 21 считает сколько раз по вл етс  суммарное искажение определенной величины . Элементы ЗАПРЕТ 20 обеспечивают съем единичного сигнала только с одного выхода дополнительного регистра 19, отображающего вес комбинации , записанной на его вход.
Цикл опроса счетчиков 21 и частость отображени  результатов измерени  определ ютс  делителем 26 частоты следовани  импульсов и распределителем 27. Распределитель 27, представл ющий собой регистр сдвиг.а
вает дл  работы только один соответствующий ключ 16, измен   тем самым, коэффициент отсчета регистра 18, Остальные ключи 16 закрыты, так как на остальных дополнительных кодах решающего блока 15 будет О. Если рее кодовой комбинации, поступившей на вход решающего 15, равен или больше коэффициента отсчета установленного , то на выходе элемента ИЛИ 17 и выходе устройства будет 1, если меньще - О. Второй выход устройства используетс  дл  получени  сигнала - Стирание, когда все триггеры 8 окажутс  в нулевом состо нии.
Оценка искажений электрических посылок , принимаемых из канала св зи, осуществл етс  по величине сз ммарных искажений (краевых и дроблений) и по
следующим образом. В конце цикла Стро- бировани  одной, поступившей на вход устройства посылки, по сигналу с дополнительного выхода кольцевого реотображаетс  искажение отдельных участков прин той посылки. Выходы несовпадени  блоков 5 сравнени  соединены с соответствующими входами
0
5
руетс  ее суммарное искажение в виде единиц, расположенных подр д снизу вверх относительно расположени  дополнительного регистра 19. Чем выше суммарное искажение посылки, тем больший вес (количество) единиц будет на выходе дополнительного регистра 19. Каждый выход дополнительного регистра 19 закреплен за соответствующим счетчиком 21, т.е. каждый счетчик 21. считает сколько раз по вл етс  суммарное искажение определенной величины . Элементы ЗАПРЕТ 20 обеспечивают съем единичного сигнала только с одного выхода дополнительного регистра 19, отображающего вес комбинации , записанной на его вход.
Цикл опроса счетчиков 21 и частость отображени  результатов измерени  определ ютс  делителем 26 частоты следовани  импульсов и распределителем 27. Распределитель 27, представл ющий собой регистр сдвиг.а
с последовательным входом, вл ет продвижение 1, поступившей на его вход от делител  26 частоты, и последовательно вьщает управл ющие сигналы на свои выходы.Управл ющие сигналы распределител  27 последовательно открывают вторые дополнительные ключи 22, через которые счи- тьгоаетс  число с соответствующего счетчика 21.. Таким образом, на блок 23 (элемент ИЛИ) последовательно поступают двоичные числа, показьшающи сколько раз в цикле опроса по вилось искажение определенной величины. Дешифратор 24  вл етс  двоично-дес тичным кодопреобразователем и вырабатывает на одном из своих выходов сигнал, соответствующий двоичному числу, поступившему на его вход.Этот сигнал одновременно с соответствующим управл ющим сигналом от распределител  27 поступает на блок 25 отображени . Блок 25 отображени  (индикации ) решает задачу отображени  величины искажени  и ее веро тности (частости) по влени  за определенное врем , заданное делителем 26 чатоты следовани  импульсов.

Claims (1)

  1. Формула изобр.е тени 
    1 осущест-
    Устройство дл  адаптивной регист- 30 ратными св з ми и с вторьми вхорации электрических посылок по авт.
    Составитель Н.Лазарева Редактор Л.Гратилло Техред А.Кравчук Корректор Л.Натай
    Зака  901/61 Тираж 639Подписное
    ВНШПИ Государственного комитета СССР ,
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    .Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    1 св. К 1113895, о
    6
    тличающее- с   тем, что, с целью расширени  функциональных возможностей путем оценки суммарных искаженга электрических посылок, введены дополнительный регистр с обратными св з ми,элементы ЗАПРЕТ, счетчики, вторые дополнительные ключи, последовательно соединенные блок сборки, дешифратор
    и блок отображени , и последовательно соединенные делитель частоты и распределитель, выходы которого соединены с управл ющими входами блока отображени  и вторых дополнительных
    ключей, входы которых подключены к выходам счетчиков, первый вход первого счетчика непосредственно, а первые входы остальных счетчиков через элементы ЗАПРЕТ соединены с соответствующими выходами дополнительного регистра с обратными св з ми, входы которого соединены с соответствующими выходами блоков сравнени , выходы вторых дополнительных ключей
    соединены с входами блока сборки, причем управл ющий выход кольцевого регистра соединен с входом делител  частоты , синхровхоДом дополнительного регистра с обдами счетчиков.
SU853981057A 1985-11-26 1985-11-26 Устройство дл адаптивной регистрации электрических посылок SU1298941A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853981057A SU1298941A2 (ru) 1985-11-26 1985-11-26 Устройство дл адаптивной регистрации электрических посылок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853981057A SU1298941A2 (ru) 1985-11-26 1985-11-26 Устройство дл адаптивной регистрации электрических посылок

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1113895 Addition

Publications (1)

Publication Number Publication Date
SU1298941A2 true SU1298941A2 (ru) 1987-03-23

Family

ID=21206859

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853981057A SU1298941A2 (ru) 1985-11-26 1985-11-26 Устройство дл адаптивной регистрации электрических посылок

Country Status (1)

Country Link
SU (1) SU1298941A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1113895, кл. Н 04 L 13/18, 1923. *

Similar Documents

Publication Publication Date Title
SU1298941A2 (ru) Устройство дл адаптивной регистрации электрических посылок
US2938193A (en) Code generator
US3862369A (en) Method of and apparatus for transferring asynchronous information in a synchronous serial time multiplex
MY125022A (en) Partial response maximum likelihood (prml) bit detection apparatus
SU1728866A1 (ru) Устройство ввода-вывода с контролем ошибок и индикацией
SU1290295A1 (ru) Устройство дл вычислени пор дковых статистик последовательности двоичных чисел
SU1483636A1 (ru) Многостоповый преобразователь временных интервалов в цифровой код
SU1113895A2 (ru) Устройство дл адаптивной регистрации электрических посылок
SU1298940A1 (ru) Устройство выбора каналов
SU862375A1 (ru) Устройство дл обнаружени и регистрации ошибок дискретного канала св зи
SU1319305A1 (ru) Устройство дл передачи многочастотных сигналов
SU1298930A1 (ru) Устройство дл контрол дискретного канала
US3588883A (en) Encoder/decoder system for a rapidly synchronizable binary code
US5204833A (en) Method and apparatus for recording waveform
SU1320815A2 (ru) Устройство дл обработки статистической информации
SU1261005A1 (ru) Устройство дл индикации
SU987859A1 (ru) Обнаружитель комбинаций двоичных сигналов
SU1439746A1 (ru) Преобразователь информации
RU2076455C1 (ru) Селектор импульсов заданной кодовой комбинации
RU1795446C (ru) Многоканальное устройство дл сравнени кодов
SU836804A2 (ru) Устройство дл обнаружени и регистрациипОТОКА ОшибОК диСКРЕТНОгО КАНАлА СВ зи
SU1378059A1 (ru) Цифровой регистратор однократных импульсов
SU1394451A1 (ru) Устройство дл регистрации дискретных сигналов
SU919112A1 (ru) Адаптивный коммутатор
SU1339539A1 (ru) Устройство дл формировани цифровых последовательностей