1 Изобретение относитс к вычислительной технике и может быть использовано в устройствах отображени , св зь которых с ЭВМ осуществл етс по двухпроводной магистрали в соответствии с логикой обмена последовательного интерфейса. Целью изобретени вл етс уменьшение времени поиска неисправности за счет обеспечени диагностируемоети устройства в автономном режиме. На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - временна диаграмма его работы . Устройство сопр жени с магистралью последовательного интерфейса содержит переключатель 1 режимов работы с выходами 2.1 и 2.2, усилитель-передатчик 3, усилитель-приемник 4 с выходами 5.1 и 5.2, элемент И 6, инвертор 7, дешифратор 8 сигналов линии с выходами 9.1 и 9.2,триггер 10, шифратор 11 сигналов линии с выходами 12.1 и 12.2, счетчик 13 синхроимпульсов передачи, последовательно-параллельный преобразователь 14, параллельно-последовательный пре образователь 15, формирователь 16 синхроимпульсов передачи с выходами 17.1 - 17.4, элемент ИЛИ 18, узел 19 идентификации приема слова, коммутатор 20 выходной информации, генера тор 21 тактовой частоты, регистр 22 .состо ни , элемент 23 сравнени , задатчик 24 контрольной информации, формирователь 25 управл ющих сигналов контрол ,- дешифратор 26 указаний первый выход 27 устройства, первый 28 и второй 29 входы устройства,второй выход 30 и третий вход 31 устрой ства. Выход 27 пФдключен к магистрали последовательного интерфейса, вход 28 - к ОЗУ устройства отображени , вход 29 - к блоку управлени устройства отображени , выход 30 - к индикатору неисправностей устройства соп р жени с магистралью последовательного интерфейса, вход 31 - к блоку Управлени устройства отображени . В качестве депшфратора и шифратора сигналов линии могут быть использованы преобразователь входных сигналов линии и преобразователь выходных сигналов линии. Устройствоработает следующим образом . 7 В исходном состо нии генератор 21 работает в непрерывном режиме, триггер ГО и формирователь 16- обнулены сигналом начальной установки, поступакщим на вход 31 из блока управлени устройства отображени , на входах и выходах устройства сигналы отсутствуют , переключатель 1 установлен в положение Работа, на его выходе 2.1 присутствует сигнал уровн логического нул , на выходе 2.2 сигнал уровн логической единицы, на выходе инвертора 7 - сигнал уровн логической единицы, разрешающий прием на дешифратор 8 сигналов с выхода усилител -приеьшика 4. На выходе элемента 23 отсутствует сигнал ошибки . При поступлении на вход 28 кода слова, предназначенного дл вьвдачи в линию интерфейса, а на вход 29 сигнала сопровождени слова разрушаетс передача слова через коммутатор 20. Сигнал с входа 29 через элемент ИЛИ 18 поступает на управл ющий вход преобразовател 15, разреша запись в преобразователь присутствующего на выходе коммутатора 20 слова. Этот же сигнал поступает на вход формировател 16, иницииру выдачу на его выходы последовательности сдвинутых друг относительно друга импульсных сигналов, устанавливает в О счетчик 13, а также формирует сигнал уровн логической единицы на выходе триггера 10. Длительность сигналов на выходах 17-. 1-1 7.4 формировател 16 равна периоду следовани сигналов тактовой частоты с генератора 21. Сигналы с выхода 17.1 формировател 16 поступают на вход управлени сдвигом преобразовател 15, иницииру сдвиг записанного в нем п-разр дного слова, начина со старшего разр да, и вьщачу его в последовательном коде на выход преобразовател 15. После вьщачи с выхода 17 о 4 формировател 16 п сигналов на выходе счетчика 13 формируетс сигнал - признак вьщачи слова. Этот сигнал поступает на формирователь 16, запреща дальнейшую выдачу сигналов на выходы 17.1-17.4, а также устанавливает в О триггер 10. На его выходе формируетс сигнал уровн логического нул . Таким обрйзом, на врем передачи п бит, составл юших слово, ка выходе триггера 10 и 1 The invention relates to computing and can be used in display devices that are connected to a computer via a two-wire main in accordance with the logic of exchange of a serial interface. The aim of the invention is to reduce the time required to troubleshoot by providing a diagnosed network device offline. FIG. 1 shows a block diagram of the proposed device; in fig. 2 - time diagram of his work. The interface with the serial interface bus contains a switch of 1 operation modes with outputs 2.1 and 2.2, amplifier-transmitter 3, amplifier-receiver 4 with outputs 5.1 and 5.2, element I 6, inverter 7, decoder 8 line signals with outputs 9.1 and 9.2, trigger 10, encoder 11 line signals with outputs 12.1 and 12.2, counter 13 transmission clock, serial-parallel converter 14, parallel-serial converter 15, driver 16 transmit clock with outputs 17.1 - 17.4, OR 18 element, node 19 identification Word reception, output information switch 20, clock frequency generator 21, state register 22, comparison element 23, control information setter 24, control control signals generator 25, pointer decoder 26 first device output 27, first 28 and second 29 the inputs of the device, the second output 30 and the third input 31 of the device. Output 27 pFdc is connected to the serial interface bus, input 28 to the display device RAM, input 29 to the display unit control unit, output 30 to the malfunction indicator of the interface device with the serial interface backbone, input 31 to the Display device control unit. A line input transducer and a line output transducer can be used as a depotfrarator and a line signal encoder. The device works as follows. 7 In the initial state, the generator 21 operates in a continuous mode, the GO trigger and the driver 16 are zeroed by the initial setup signal received at input 31 from the display unit control unit, there are no signals at the inputs and outputs of the device, switch 1 is set to the Work position, to its Output 2.1 has a logic level zero signal, output 2.2 is a logic unit level signal, and output of an inverter 7 is a logic unit level signal, which allows the decoder to receive 8 signals from the output of the receiver-4 amplifier. There is no error signal in the output of element 23. When the word code intended for input into the interface line arrives at the input 28, the word transmission through the switch 20 is destroyed at the word accompaniment input 29. The signal from input 29 through the OR 18 element enters the control input of the converter 15, allowing writing to the converter present at the switch output 20 words. The same signal is fed to the input of the imager 16, initiating the issuance at its outputs of a sequence of pulsed signals shifted relative to each other, sets counter O to 13, and also generates a signal of the level of the logical unit at the output of trigger 10. The duration of the signals at outputs 17-. 1-1 7.4 shaper 16 is equal to the period of the following clock frequency signals from the oscillator 21. Signals from 17.1 shaper 16 are fed to the shift control input of the converter 15, initiating the shift of the n-bit word written in it, starting with the highest bit, and increasing in the serial code to the output of the converter 15. After the output from 17 to 4 of the driver 16 and the n signals, the output signal of the counter 13 forms a signal, a sign of the word. This signal is fed to the driver 16, prohibiting the further output of signals to the outputs 17.1-17.4, and also sets the trigger to O. At its output, a signal of the logic zero level is generated. Thus, at the time of the transmission of n bits, were two words, the output of the trigger 10 and
на выходе элемента И 6 присутствует снгнал уровн логической едннии9 1|На выходе инвертора 7 - сигнал уровн логического нул , запрещающий прием на дешифратор 8 сигналов с выхода усилител 4. Шифратор 11 по поступлении сигналов с выходов 17.2 и 17.3 формировател 16 преобразует последовательный код, поступагаций с выхода преобразовател 15, в комбинацию двух сигналов на выходах 12.1 и 12.2, соответствующих последовательному коду на входе шифратора . Усилитель-передатчик 3 преобразует комбинацию унипол рных сигналов на выходах 12.1 и 12.2 шифратора I 1 в комбинацию двух разнопол рных импульсов, поступающих на вход усилител -приемника 4 и через переключатель 1 - на выход 27 устройства . Усилитель-пцжемник 4 преобразует комбинацию двух разнопол рных импульсов в комбинацию двух унипол рных сигналов, поступающих на де{шифратор 8 через выходы 5.1 и 5.2 усилител -приемника 4. На выходах дешифратора 8 сигналы не формируютс , поскольку при поступлении с усилител -приемника 4 импульсоэ, составл юо их слово, с выхода инвертора 7 на вход дешифратора 8 поступает сигнал уровн логического нул , запрещающий обработку в дешифраторе 8 сигналов линии импульсов, поступающих с усилител -приемника 4.At the output of element 6, there is a logical level of unity 9 1 | At the output of inverter 7, a logic level zero signal prohibiting reception of signals from the output of amplifier 4 by the decoder 8. The encoder 11 converts the serial code of incoming signals to the output of signals 17.2 and 17.3 of the generator 16 from the output of the converter 15, to a combination of two signals at the outputs 12.1 and 12.2, corresponding to the serial code at the input of the encoder. Amplifier transmitter 3 converts a combination of unipolar signals at outputs 12.1 and 12.2 of the encoder I 1 into a combination of two different-polarity pulses fed to the input of the amplifier-receiver 4 and through switch 1 to the output 27 of the device. Amplifier 4 converts a combination of two opposite-polarity pulses into a combination of two unipolar signals fed to the de {encoder 8 via outputs 5.1 and 5.2 of the amplifier-receiver 4. At the outputs of the decoder 8, no signals are generated, because when it arrives from the amplifier-receiver 4, the pulses Having made their word, the output of the inverter 7 to the input of the decoder 8 receives a level zero signal, prohibiting the processing in the decoder 8 of the pulse line signals from the amplifier receiver 4.
При установке переключател 1 в положение Автоном, набора кода контрольного слова на задатчике 24 и нажати кнопки на формирователе 25 на его выходе формируетс сигнал, разрешающий передачу через коммутатор 20 кода контрольного слова.Этот же сигнал через элемент ШШ 18 поступает на управл ющий вход преобразовател 15, разреша запись кода контрольного слова, присутствук цего на выходе коммутатора 20, а также на входы формировател 16, счетчика 13, триггера 10. Работа преобразовател 15, формировател 16, счетчика 13, триггера 10, усилител -передатчика 3, усилител -приемника 4 аналогична при поступлении сигнала на вход 29 устройства. При установке переключател 1 в положение Автоном сиг налы с усилител -передатчика 3 на выход 27 устройства не поступают, на выходе 2.2 переключател 1 и на выходе элемента И 6 присутствует сигнал уровн логического кул , на выходе 2.1 переключател 1 - сигнал уровн логической единицы. При этом на выходе инвертора 7 посто нно присутствует сигнал уровн логической единицы, разрешакжщй прием на дешифратйр 8 сигналов, поступающих на него с выходов 5.1 и 5.2 усилител приемника 4.When switch 1 is installed in the Auton position, the control word code is set on the setter 24 and the button is pressed on the shaper 25, a signal is generated at its output that allows the control word code to be transmitted through the switch 20. The same signal goes to the control input of the converter 15 via switch 20 , allowing to write the control word code, present at the output of the switch 20, as well as to the inputs of the imager 16, counter 13, trigger 10. Operation of the transducer 15, imager 16, counter 13, trigger 10, transceiver amplifier 3, the amplifier-receiver 4 is similar when a signal arrives at the input 29 of the device. When the switch 1 is set to the Autonomous position, the signals from the amplifier-transmitter 3 are not received at the device output 27, the output 2.2 of the switch 1 and the output of the And 6 element are a logic level signal, and the output 2.1 of the switch 1 is a logic level signal. In this case, the output of the inverter 7 is constantly present at the signal level of the logical unit, allowing reception to the decoder of 8 signals from the outputs 5.1 and 5.2 of the amplifier 4 of the receiver.
Дешифратор 8 преобразует комбинацию сигналов на выходах 5.1 и 5.2 усилител -приемника 4 в последовательный код принимаемого бита информации на выходе 9. и сигнал сопровождени бита на выходе 9.1 При поступлении этого сигнала на вход управлени сдвигом преобразовател 14 в нем осуществл етс сдвиг кода, присутствующего на выходе 9.2 дешифратора 8. При поступлении п сигналов сопровождени на выходе преобразоваteл 14 присутствует прин тое п-разр дное слово в параллельном коде. В узле 19 производитс подсчет числа сигналов тактовбй частоты с «генератора 21 в интервале времени между поступлением сигналов сопровождени бита с выхода 9.1 дешифратора 8. Если в указанном интервале число сигналов тактовой частоты достигает значени т, на выходе узла 19 формируетс снгнал идентификации приема слова (интервал времени между битами в слове в К раз меньше минимального интервала времени между последним битом предыдущего и первым битом последующего слова). В элементе 23 по поступлении сигнала с выхода узла 19 и при наличии сигнала уровн логической единицы на выходе 2.1 переключател 1 осуществл етс сравнение кода контрольного слова, установленного на задатчике 24, и кода, присутствухщего на выходе преобразовател 14. При несовпадении указанных кодов на выходе элемента 23 сравнени формируетс сигнал ошибки, который поступает на выход 30 устройства на индикатор неисправностей и вход регистра 22. При установке переключател 1 в положение Работа и поступлении по линии интерфейса на устройство отображени диагностического указани на выходе дешифратора 26 .формируетс сигнал - признак данного указани , по которому разрешает-:The decoder 8 converts the combination of the signals at outputs 5.1 and 5.2 of amplifier 4 to the serial code of the received bit of information at output 9. and the tracking signal at output 9.1. When this signal arrives at the shift control input of the converter 14, it shifts the code present on output 9.2 of the decoder 8. Upon receipt of the tracking signals at the output of the converter 14, the received n-bit word is present in the parallel code. Node 19 counts the number of clock frequency signals from the generator 21 in the time interval between the arrival of the tracking signal bits from the output 9.1 of the decoder 8. If the number of clock signals reaches the value t in the specified interval, the output reception identification signal (interval time between bits in a word is K times less than the minimum time interval between the last bit of the previous and the first bit of the next word). In element 23, upon receipt of a signal from the output of node 19 and in the presence of a logic unit level signal at output 2.1 of switch 1, the code of the control word set on the setter 24 is compared with the code present at the output of converter 14. If the specified codes do not match, 23 comparison, an error signal is generated, which is fed to the output 30 of the device to the malfunction indicator and the input of the register 22. When switch 1 is set to the Operation position and received via the interface line to the device Display of a diagnostic indication at the output of the decoder 26. A signal is formed — a sign of this indication, by which it allows-:
с передача на выход коммутатора содержимого регистра 22,with transfer to the switch output of the register 22,