SU1270891A1 - Function counter - Google Patents
Function counter Download PDFInfo
- Publication number
- SU1270891A1 SU1270891A1 SU843858884A SU3858884A SU1270891A1 SU 1270891 A1 SU1270891 A1 SU 1270891A1 SU 843858884 A SU843858884 A SU 843858884A SU 3858884 A SU3858884 A SU 3858884A SU 1270891 A1 SU1270891 A1 SU 1270891A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- bit
- bus
- zero
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение может быть использовано в качестве счетчика управл емого генератора кодовых последовательностей и многорежимного распределител уровней. Цель изобретени расширение функциональных возможностей и области применени устройства. Счетчик содержит N разр дов-, каждый из которых выполнен на 1К-трйггере, и элемент И 4. Введение элемента И 5, элементов ИЛИ 7.1-7.N-1, шины 6 управлени в каждый разр д, кроме первого, обеспечивает получение дополнительной кодовой последовательс ности, в частности самодополн ющегос кода. 3 ил. WThe invention can be used as a counter of a controlled generator of code sequences and a multimode level distributor. The purpose of the invention is the extension of the functionality and application area of the device. The counter contains N bits, each of which is performed on a 1K trigger, and an AND 4 element. The introduction of the AND 5 element, the OR 7.1-7.N-1 elements, and the control bus 6 at each time except the first provides additional code sequence, in particular self-contained code. 3 il. W
Description
fftr/jf. 1 А Bb(.2/t 3irfj(. 3 Bbfx. Л/-г.. fftr / jf. 1 A Bb (.2 / t 3irfj (. 3 Bbfx. Л / -г.
Ю 4jU 4j
ОABOUT
00 со сригЛ вых. N, BbixN Изобретение относитс к импульсной и вычислительной технике и может быть использовано в качестве счетчика управл емого генератора кодовых последовательностей и многорежимного распределител уровней Целью изобретени вл етс расширение функциональных возможностей и области применени счетчика за счет получени .дополнительной кодовой последовательности (в частности самодо полн ющегос кода 5 ), На фиг. 1 представлена схема Nразр дного функционального счетчика; на фиг. 2.и 3 - таблицы формируемых различных кодовых последователь ностей при различных значени х числа разр дов N. Функциональный счетчик содержит N разр дов, каждый из которых выполнен на I-K триггере 1,1-1.N,cинxpoни зирующий вход и вход установки нул которого соединены соответственно с тактовой шиной 2 и шиной 3 установки нул , первый элемент И 4, первьй вход которого соединен с пр мым выходом 1-К триггера 1,2 второго разр да , второй элемент И 5, шину 6 управлени и в каждом разр де, кроме первого, элемент ИЛИ 7 .1-7 .N-1 ,, выход каждого из которых соединен с1-вхоIдом 1-К триггера своего разр да, а пеовьй и второй входы элементов ИЛИ всех разр дов, кроме последнего,соединены с пр мыми выходами 1-К триггеров соответственно предыдущего и последующего разр дов, первый и второй входы элемента ИЛИ последнего разр да соединены соответственно с пр мым выходом 1-К триггера предпоследнего разр да и с инверснгэм выходо 1-К триггера первого разр да, выход и второй вход первого элемента И сое динены соответственно с 1-входом 1-К триггера первого разр да и с шиной управлени , первый вход второго элемента И соединен с пр мым выходом 1-К триггера второго разр да, а второи вход второго элемента И и К входы 50 00 with srigL out. N, BbixN The invention relates to a pulsed and computing technique and can be used as a counter of a controlled generator of code sequences and a multimode level distributor. The aim of the invention is to extend the functionality and scope of the counter by obtaining an additional code sequence (in particular, self-contained code 5), FIG. 1 shows a diagram of an N-type functional counter; in fig. 2. and 3 are tables of different code sequences being formed for different values of the number of bits N. The functional counter contains N bits, each of which is performed on the IK trigger 1.1-1.N, the sync input and the input of the zero setting connected, respectively, to the clock bus 2 and the bus 3 of the zero setting, the first element 4, the first input of which is connected to the direct output 1-K of the second discharge trigger 1.2, the second element 5, the control bus 6 and in each section, except for the first, the element OR 7 .1-7 .N-1 ,, the output of each of which is connected c1-in at a time, the 1-K trigger of its bit and the first and second inputs of the OR elements of all bits except the last are connected to the direct outputs of the 1-K triggers of the previous and subsequent bits, respectively, the first and second inputs of the OR element of the last bit are connected with direct output 1-K of the penultimate trigger and inversion with 1-K trigger of the first discharge, output and second input of the first element And connected with 1 input of 1-K trigger of the first discharge and control bus, first input of the second element And with one with the direct output of 1-K trigger of the second bit, and the second input of the second element I and K inputs 50
1-К триггеров первого и второго разр да соединены с пр мым выходом 1-К триггера последнего разр да, выход второго элемента И соединен с К входами 1-К триггеров с третьего по последний разр д.1-K triggers of the first and second bits are connected to the direct output of the 1-K trigger of the last bit, the output of the second element I is connected to the K inputs of the 1-K triggers from the third to the last bits.
Функциональный счетчик работает следующим образом.Functional counter works as follows.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843858884A SU1270891A1 (en) | 1984-02-20 | 1984-02-20 | Function counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843858884A SU1270891A1 (en) | 1984-02-20 | 1984-02-20 | Function counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1270891A1 true SU1270891A1 (en) | 1986-11-15 |
Family
ID=21163988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843858884A SU1270891A1 (en) | 1984-02-20 | 1984-02-20 | Function counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1270891A1 (en) |
-
1984
- 1984-02-20 SU SU843858884A patent/SU1270891A1/en active
Non-Patent Citations (1)
Title |
---|
Будинский Я. Логические цепи в цифровой технике. М.: Св зь, 1977, с. 67, табл. 35. Авторское свидетельство СССР № 1069170, кл, Н 03 К 23/02, 1982. Авторское свидетельство СССР № 784003, кл. Н 03 К 23/02, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1270891A1 (en) | Function counter | |
KR850002717A (en) | D / A conversion | |
SU1338031A1 (en) | Pulse former | |
SU1531214A1 (en) | Functional counter | |
SU884151A1 (en) | Pulse counter | |
SU497718A1 (en) | Device for generating pseudo-random signals of complex structure | |
SU982200A1 (en) | Controllable frequency divider | |
SU983998A1 (en) | Device for shaping pulse voltages | |
SU1010573A1 (en) | Discrete phase-setting device | |
SU930310A1 (en) | Readjustable structure code sequence generator | |
SU644031A2 (en) | Synchro pulse generator | |
SU567203A1 (en) | Analogue-digital function converter | |
SU1140234A2 (en) | Pulse sequence generator | |
SU482014A1 (en) | "Variable dividers frequency divider | |
SU671034A1 (en) | Pulse frequency divider by seven | |
SU1050106A1 (en) | Device for clock time synchronization and selection of pulse burst | |
SU951677A1 (en) | Pulse delay device | |
SU1370782A1 (en) | Pulse repetition rate divider | |
SU1725389A1 (en) | Fibonacci code counter | |
SU1476598A1 (en) | Pulse train generator | |
SU796834A1 (en) | Pseudorandom pulse train generator | |
SU641658A1 (en) | Multiprogramme frequency divider | |
SU1622928A1 (en) | Variable pulse shaper | |
RU1786646C (en) | Random signal flow generator | |
SU1083330A1 (en) | Frequency multiplier |