SU1264180A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1264180A1 SU1264180A1 SU843708648A SU3708648A SU1264180A1 SU 1264180 A1 SU1264180 A1 SU 1264180A1 SU 843708648 A SU843708648 A SU 843708648A SU 3708648 A SU3708648 A SU 3708648A SU 1264180 A1 SU1264180 A1 SU 1264180A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- block
- register
- polynomial
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может использоватьс в системах диагностирова- .. .ни цифровых объектов. Целью изобретени вл етс упрощение устройства. Сигнатурный анализатор содержит шифратор 3, блок 4 сложени по модулю три и N двухразр дных регистров 5. Блок 4 сложени по модулю три и N регистров образуют формирователь 6 сигнатур . Цель достигаетс за счет соединени первого и второго выходов шифратора с информационными входами формировател сигнатур, синхровход сз -SS СО затора. 1 з.п. ф-лы, 1 ил.
Description
Изобретение относится к вычислительной технике и-может быть исполь зовано в системах диагностирования цифровых объектов.
Цель изобретения - упрощение конструкции .
На чертеже представлена схема сигнатурного анализатора.
'Сигнатурный анализатор содержит информационный вход I, синхровход 2, шифратор 3, блок 4 сложения по модулю три и двухразрядные регистры 5* ... .5N (на чертеже показан случай N = 4). Блок 4 и регистры 51...5|ч образуют формирователь 6 сигнатур.
Формирователь сигнатур представ,ляет собой схему, осуществляющую деление многочлена входной последовательности, коэффициенты которого принадлежат множеству ^0,1,2], на многочлен, инверсный по отношению к образующему многочлену формирователи сигнатур, причем деление осуществляется по модулю три.
Сигнатурный анализатор работает следующим образом.
В исходном состоянии в регистрах записан код 00 (цепи установки в начальное состояние не показаны). Поступление на вход 1 анализатора последовательности входных символов вызывает появление на выходах шифратора двухканальной последовательное- . ти, которая поступает на информационные входы формирователя сигнатур, осуществляющего ее свертку по закону образующего многочлена. Логика работы шифратора следующая.
Вход Выходы
000
1.01 х10
Знаком х обозначено третье (высокое) состояние .
После прохождения тактовых импульсов (ш - длина входной последовательности) в регистрах 51...5^ (образуется код)(сигнатура), однозначно соответствующий остатку от деления по модулю три многочлена входной последовательности на многочлен Ф'(х) где Ф(х) - образующий многочлен формирователя сигнатур.
Характер связей между регистрами 5t ...5n и блоком 4, а также между блоком 4 и регистром 5а однозначно определяется видом образующего многочлена.
Пусть Ф (х) = aNxM + ... + а, х3 + + ... + а4 х + а0, где аэ€
Если соответствующий коэффициент многочлена а равен I , .J = 1 , N, первый выход J-ro регистра подключен к первому входу соответствующей группы входов блока 4, а второй выход J-ro регистра - к второму входу соответствующей группы входов блока. Если же а'э = 2, на эту же группу входов блока 4 должен быть подан код, равный коду соответствующего регистра, 15 умноженному на 2 по модулю 3, т.е.
. в этом случае, первый выход J-ro регистра соединен с вторым входом соответствующей группы входов блока 4, а второй выход J-ro регистра - с пер2° вым входом соответствующей группы входов блока 4. Проведя аналогичные рассуждения относительно коэффициента ао, получают что если ао = 1, первый и второй выходы блока 4 соеди25 пены соответственно с вторым и первым информационными входами первого регистра; если а0 = 2, первый и второй , выходы блока 4 соединены соответственно с первым и вторым информацион30 ными входами регистра 5 .
Так, например, предлагаемый формирователь сигнатур реализует многочлен Ф(х) = 2х4 + х + ] .
Claims (2)
- Изобретение относитс к вьмислительиой технике и-может быть использовано в системах диагностировани цифровых объектов. Цель изобретени упрощение конструкции . На чертеже представлена схема сиг натурного анализатора. Сигнатурный анализатор содержит информационный вход I, синхровход 2, шифратор 3, Блок 4 сложени по модул три и двухразр дные регистры 5 ... .5, (на-чертеже показан случай N 4). Блок 4 и регистры 5.. ..5 образуют формирователь 6 сигнатур. Формирователь сигнатур представ . л ет собой схему, осуществл ющую деление многочлена входной последовательности , коэффициенты которого принадлежат множеству U),,2, на многочлен, инверсный по (отношению к образующему многочлену формирователи сигнатур, причем деление осущест вл етс по модулю три. Сигнатурный анализатор работает след пощим образом. В Исходном состо нии в регистрах записан код 00 (цепи установки в начальное состо ние не показаны). Поступление на вход 1 анализатора последовательности входных символов ВЫ зьшает по вление на выходах шифратора двухканальной последовательности , котора поступает на информацион ные входы формировател сигнатур, осуществл ющего ее свертку по закону образующего многочлена. Логика работы шифратора следующа . Вход Выходы 000 1. О X10 Знаком X обозначено третье (высокое ) состо ние . Посте прохождени тактовь х импуль сов (ш - длина входной последователь ности) в регистрах 5, . ., 5., (образуетс код)(сигнатура), однозначно соответствующий остатку от делени по модулю три многочлена входной последовательности на многочлен Ф(х) ,.; где Ф (х) - образующие многочлен фо мировател сигнатур. Характер св зей между регистрами 5 ...5 и блоком 4, а также между блоком 4 и регистром 5, однозначно 1 предел етс видом образующего мноочлена . Пусть (х) . ... + а-. де , е tD,),2J. + а X + а„ Если соответствующий коэф-ипиент ногочлена а. равен I , Л , N, перый выход Л-го регистра подключен к ервому входу соответствующей группы входов блока 4, а второй выход J-ro регистра - к второму входу соответствующей группы входов блока. Если е a-j 2, На эту же группу входов блока 4 должен быть подан код, равный коду соответствующего регистра, умноженному на 2 по модулю 3, т.е. в этом случае, первый выход J-ro регистра соединен с вторым входом соответствующей группы входов блока 4, а второй выход J-ro регистра - с первым входом соответствующей группы входов блока 4. Провед аналогичные рассуждени относительно коэффициента а„ , получают что если а I , первый и второй выходы блока 4 соединены соответственно с вторым и первым информационньмп входами первого регистра; если ао 2, первьй и второй выходы блока 4 соединены соответственно с первым и вторым информационными входами регистра 5 . Так, например, предлагаемый формирователь сигнатур реализует много (х) 2х + X + 1 Формула изобретени 1.Сигнатурный анализатор, содергг. жащий шифратор и формирователь сигнатур , причем вход шифратора - вл етс информационным входом анализатора , отличающийс тем, что, с целью упрощени конструкции, первый и второй выходы шифратора соединены с информационными входами формировател сигнатур, синхровход которого вл етс синхровходом анализатора .
- 2.Анализатор по п. 1, о т л и чающийс тем, что формирователь сигнатур содержит N двухразр дных регистров, где N - степень образующего многочлена, и блок сложени по модулю три, первый и второй входы которого вл ютс информационными входами формировател сигнатур, выходы i-ro.регистра соединены с i-й группой входов сумматора по модулю три, где i соответствует ненулевым ко3 .126418,04эффициентам образующего многочлена.соединены с соответствующими входамивыходы J-X регистров, где , N-) ,первого регистра, синхровходы всехсоединены с входами j+1-x регистров,регистров соединены с синхровходомвыходы блока сложени по модулю триформировател сигнатур.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843708648A SU1264180A1 (ru) | 1984-03-11 | 1984-03-11 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843708648A SU1264180A1 (ru) | 1984-03-11 | 1984-03-11 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1264180A1 true SU1264180A1 (ru) | 1986-10-15 |
Family
ID=21106570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843708648A SU1264180A1 (ru) | 1984-03-11 | 1984-03-11 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1264180A1 (ru) |
-
1984
- 1984-03-11 SU SU843708648A patent/SU1264180A1/ru active
Non-Patent Citations (1)
Title |
---|
Зарубежна радиоэлектроника. 1979, 1, с. 53. Авторское свидетельство СССР ; 903898, кл. G 06 F 15/46, 1981. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
SU1264180A1 (ru) | Сигнатурный анализатор | |
JPH033419B2 (ru) | ||
US4179672A (en) | Phase modulation system for combining carrier wave segments containing selected phase transitions | |
US4514853A (en) | Multiplexed noise code generator utilizing transposed codes | |
SU1243119A1 (ru) | Способ преобразовани последовательности пр моугольных импульсов напр жени и устройство дл его осуществлени | |
SU1465885A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1478219A1 (ru) | Многовходовой сигнатурный анализатор | |
SU985758A1 (ru) | Устройство обработки радиолокационных сигналов | |
SU1073894A1 (ru) | Устройство формировани блочного балансного троичного кода | |
SU847509A1 (ru) | Декодер | |
SU984043A1 (ru) | Кодовый преобразователь | |
SU653743A1 (ru) | Устройство декодировани | |
SU220630A1 (ru) | УСТРОЙСТВО дл ПРЕОБРАЗОВАНИЯ /г-3,НАЧНОГО ДВОИЧНОГО КОДА В р-ЗНАЧНЫЙ ДВОИЧНЫЙ КОД | |
RU1837319C (ru) | Устройство обратного дискретного преобразовани | |
SU1185365A1 (ru) | Устройство дл передачи и приема информации | |
SU1580555A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1531220A1 (ru) | Преобразователь перемещени в код | |
SU1396281A1 (ru) | Устройство дл формировани остатка по произвольному модулю от числа | |
SU902248A1 (ru) | Устройство дл преобразовани интервала времени в цифровой код | |
SU726665A1 (ru) | Устройство декодировани пространственно-временного кода | |
SU1173529A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1548779A1 (ru) | Генератор числовых элементов таблицы умножени | |
SU1525922A1 (ru) | Устройство дл телеконтрол промежуточных станций системы св зи | |
SU920719A1 (ru) | Генератор случайных двоичных последовательностей импульсов |