SU1262395A1 - Устройство индикации измерительного прибора - Google Patents

Abstract

Изобретение относитс  к конструкции узлов дискретно-аналогового отображени  результатов измерени , представленных кодированным сигналом с неполной старшей декадой, и может бщть использовано при создании щитовых узкопрофильных приборов ff 13 со световой шкалой. Цель изобретени  - повьшение оперативности визуального контрол  индицируемой величины , представленной 2 1/2-декадным кодом. Устройство содержит преобразователи 1 и 2 кода в единичный код, преобразователь 5 кода в единичный позиционный, блок 6 коммутаторов, дискретно-аналоговый индикатор 8 и тактовый генератор 11. Введение блока 3 контрол  четности, блока 4 суммировани  единичных кодов, блока 7 группировани  чисел, дешифратора 9, преобразовател  10 единичного позиционного кода в единичный позвол ет снизить в 4 раза дискретность визу л с ального отсчета, чем у входного коца . Кроме того, шаг отсчетных индексов составл ет 1-2,6 мм, что оптимизирует изменение размеров светового информационного пол  дискретноаналогового индикатора 8, надежно фиксируемого при считывании. 1 ил. к О) ьэ со со ел

Description

Изобретение относитс  к измерительной технике, а точнее к конструкции .узлов дискретно-аналогового отображени  результатов измерени , представленных кодированным сигналом с неполной старшей декадой, и может быть использовано при создании щитовых узкопрофильных приборов со световой шкалой. Цель изобретени  - повышение оперативности визуального контрол  индицируемой величины, представленной 2 1/2-декадным кодом. На чертеже.представлена структурна  схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 преобразователи кода в единичный код, блок 3 контрол  четности блок 4 суммировани  единичных кодов, преобразователь 5 кода в единичный позиционный, блок 6 коммутаторов, блок .7 группировани  чисел, дискретно-аналоговый индикатор (ДАЙ) 8, двшифратор 9, преобразователь 10 единичного позиционного кода в единичный и тактовый генератор 11„ Вход преобразовател  1 соединен с первой вхЬдной шиной 12, а вход преобразовател  2 и вход блока 3 с второй входной шиной 13. Первый вход блока 4 суммировани  подключен к третьей входной шине 14, а второй вход - к выходу преобразовател  2. Первый вход блока 6 соединен с выходом преобразовател  5, а второй вход с входом блока 7, входом преоб) тел  5 и выходом блока 4. Первый вхо дешифратора 9 подключен к выходу пре образовател  1, второй вход - к выходу блока 7, третий вход - к выходу блока 3, а выход - к входу преобразо вател  10. Первый и второй входы ДАЙ 8 соединены с выходами блока 6 и пре образовател  10, управл клцие входы которых подключены к выходу тактового генератора 11. Устройство работает следук цим образом . На входные шины 12 - 14 устройства поступает двоичный код семисегмен ного цифрового индикатора, содержащи информацию 2 1/2-дес тичных разр ;. дах числа, подлежащего отображению. Код младшего дес тичного разр да поступает на входную шину 12 и обрабатываетс  преобразователем-1, код среднего дес тичного разр да поступа ет на входную шину 13 и обрабатьшает 1 52 с  преобразователе.м 2 и блоком 3-контрол  четности, а код неполного старшего дес тичного разр да - на входную шину 14 и обрабатываетс  блоком 4 суммировани . На выходе преобразовател  1 формируетс  единичный код числа младшего разр да, а на выходе преобразовател  2 - единичный код числа среднего дес тичного разр да. На выходе блока 3 устанавливаетс  единичный логический уровень при четном числе в среднем д(с тичном разр де входного кода. Блок 4 выполн ет сложение кода числа среднего дес тичного разр да, поступающего с четных выходов преобразовател  2, и числа старшего дес тичного разр да с соответствуюш 1м удельным весом. На выходе блока 4 формируетс  единичный код суммы. Выходные сигналы преобразовател  2 подаютс  на входы блока 4 суммировани  с единичным удельным весом, а код старшего дес тичного разр да ;на входы блока 4 с общим удельным ве;сом больше единицы. Единичный код суммы с выхода блока 4 поступает на входы преобразовател  5 единичного кода в единичный позиционный, на второй вход блока 6 коммутаторов и на вход блока 7. На выходе преобразовател  5 формируетс  единичный позиционный код , которьй поступает на первый вход блока 6. На выходе блока 7 группировани  чисел устанавливаетс  логическа  единица при поступлении на вход чисел О, 1, 4, 5, 8, 9,..., 4k, 4k -н 1 и логический нуль поступлении чисел 2, 3. 6. (7, 4k + 2, 4k + 3,где k О, 1, J Дешифратор 9, на входы которого подаютс  единичный код числа младшего дес тичного разр да, сформированный на четных выходных шинах преобразовател  1, информаци  о четности числа среднего дес тичного разр да с выхода блока 3 и логический уровень с выхода блока 7, формирует единичный позиционный код числа, которое испольдуетс  дл  возбуждени  матрицы ДАЙ 8 по младшим разр дам. Сигналы преобразовател  1 образуют группу потенциалов младших разр дов, а сигналы блоков 3 и 7 - группу потенциалов старших разр дов дешифратора 9. Преобразователь 10 трансформирует единичный позиционный код с выхода дешифратора 9 в единичный код, а при поступлении потенциала логической единицы с выхода тактового генерато ра 11 - в код Все единицы. Кроме того, импульсы тактового генератора 11, имеющие скважность 2, одновреме но поступают на управл ющий вход бл ка 6. Возбуждение ДАЙ 8 происходит соответствии с потеничалами на выхо дах блока 6 и преобразовател  10 в два такта. В течение первого такта при логической единице на выходе та тового генератора 11 возбуждаютс  в полные старшие разр ды ДАЙ 8 из чис ла участвующих в индикации. Во врем  этого такта с выхода преобразовател 10 на шины .младших разр дов ДАЙ 8 по даетс  код Все единицы, а с выходов блока 6 на шины старших разр дов ДАЙ 8 - единичный код суммы, поступивший на второй вход блока 6. В течение второго такта при логическом нуле на выходе тактового генератора 11 возбуждаютс  элементы одного неполного старшего разр да ДАЙ В из чи ла участвующих в индикации. Во врем  этого такта с выхода преобразовател  10 на шины младших разр дов ДАЙ 8 подводитс  единичный код числа, сфор мированного дешифратором 9, а с выхода блока 6 на шины старших разр дов ДАЙ 8 - единичный позиционный код суммы, поступивший на первый вхо блока 6. Частота тактовых импульсов выбираетс  выше критической частоты сли ни  мельканий, поэтому оператор наблюдает на ДАЙ 8 свет щуюс  линию,дл на которой пропорциональна числу, код которого подводитс  на вход устройства На шины старших разр дов ДАН 8 в мультиплексном режиме подводитс  два вида кода, сформированные из входного сигнала, а на.шины младших разр дов - только один вид кода,сфор мированный из входного сигнала, а второй кодовый сигнал  вл етс  неизменным дл  конкретного решени  устройства . Аппаратурна  реализаци  управлени  старшими разр дами сложнее: использованы элементы формировани  второго кода и коммутирующие элементы - блок 6 и преобразователь 5. Поэтому при несимметричной матрице ДАЙ 8 число шин старших разр дов меньше числа шин младших разр дов, например при отображении чисел О,..,,199 на

ДАИ из 50 отсчетных индексов, матрица индикатора ..:меет 5 шин старших и 10 шин младших разр дов.

Claims (1)

1. образовател  кода в единичный позиционный , а выход - к первому входу дискретно-аналогового индикатора. 3934 Оптимальный размер шкал приборов находитс  в пределах 50 - 130 мм. Оптимальный шаг отсчетных индексов соответствует оперативному порогу воспри ти , составл ющему 7 - 15 угловых минут, и равен 1 - 4,4 мм при рассто нии от шкалы до оператора в пределах 0,5 - 1 м. Источники информационных сигналов дл  устройств отображени  - преобразователи аналог код цифровых измерительных приборов и функционально законченные аналогоцифровые преобразователи в большинстве- , случаев имеют дискретность по трем старшим декадам, равную 200. Дл  известных устройств индикации jcapaKTepHa одинакова  дискретность входного кода и визуального отсчета. В результате шаг отсчетных индексов при оптимальном размере шкалы составл ет 0,25 - 0,65 мм. В этом случае малый размер индикаторного элемента не позвол ет достичь вьюокой оперативности и точности визуального контрол  показаний, отображаемых на шкале. В предлагаемом устройстве дискретность визуального отсчета в 4 раза ниже, чем у входного хода, и шаг отсчетных индексов при тех же услови х составл ет 1 - 2,6 мм, что соответствует оптимуму. Следовательно, предлагаемое устройство позвол ет оптимизировать изменение размеров светового информационного пол  ДАЙ, надежно фиксируемое оператором при считывании , что обеспечивает повьш1ение оперативности визу -пьного контрол  2 1/2-декадного входного кодировани  сигнала. Формула изобретени  Устройство индикации измерительного прибора, содержащее дискретноаналоговый индикатор, блок коммутаторов , преобразователь кода в единичный позиционный, тактовый генератор , первый и второй преобразователи кода в единичный код, входы которых соединены с первой и второй ходными шинами соответственно, прием управл ющий вход блока коммутатоов подключен к выходу тактового геераторй , первый вход - к выходу пре$ 126239 отличающеес  тем, что, с целью повьт1ени  оперативности низуального контрол  индицируемЪй величины , представленной 2 1/2-декадным кодом, в него введены блок конт-5 рол  четности, блок группировани  чисел, дешифратор, преобразователь единичного позиционного кода в единичный и блок суммировани  единичных кодов, первый вход которого соединен10 с.третьей входной шиной, второй входс выходом второго преобразовател  кода в единичный код, а выход - с входом преобразовател  кода в единичный позиционный, вторым входом15 5в блока коммутаторов и входоь блока группировани  чисел, 11ричом первый вход дешифратора подключен к выходу первого преобразовател  кода в единичный код, второй вход - к выходу блока группировани  чисел, третий вход - к выходу блока контрол  четности , а выход - к входу преобразовател  единичного позиционного кода в единичный, управл ющий вход которого соединен с выходом тактового генератора, а выход - с вторым входом дискретно-аналогового индикатора, вход блока контрол  четности соединен с второй входной шиной устройства.