UA64042A1 - Device for visual control of the electrical quantity value - Google Patents

Device for visual control of the electrical quantity value Download PDF

Info

Publication number
UA64042A1
UA64042A1 UA3794600A UA3794600A UA64042A1 UA 64042 A1 UA64042 A1 UA 64042A1 UA 3794600 A UA3794600 A UA 3794600A UA 3794600 A UA3794600 A UA 3794600A UA 64042 A1 UA64042 A1 UA 64042A1
Authority
UA
Ukraine
Prior art keywords
input
output
code converter
code
converter
Prior art date
Application number
UA3794600A
Other languages
Ukrainian (uk)
Inventor
Oleksandr Volodymyrovyc Bushma
Isac Pavlovych Grinberg
Serhii Vasyliovych Sviechnikov
Mykola Ivanovych Sypko
Original Assignee
V Ye Lashkariov Inst Of Physic
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Ye Lashkariov Inst Of Physic filed Critical V Ye Lashkariov Inst Of Physic
Priority to UA3794600A priority Critical patent/UA64042A1/en
Publication of UA64042A1 publication Critical patent/UA64042A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

DEVICE FOR VISUAL CONTROL OF THE ELECTRICAL QUANTITY VALUE, containing the input analog code converter the first input of which serves as the first device's input, commutators' unit, controlling input of which is connected to the first output of clock generator, and the output is connected to the first input of analog-to-digital indicator, differing by the fact that, for purpose of increase of precision of operative visual tolerance control of the coded signal, the first additional code converter is introduced to it, and its output is connected to the second input of analog-to-digital indicator, and the first input - to the second output of clock generator; the second additional code converter, the output of which is connected to the first commutators' unit signal input, the first summarizing unit, the output of which is connected to the second input of the first additional code converter, and the first input - to the first output of the output code converter, the second summarizing unit, which output is connected to the output of second additional code converter, and to the second signal input of commutators unit; the first input is the second device's input, and the second input is connected to the second output of the input code converter, and the parity control unit, its output is connected to the second input of the first additional code converter, and the input serves as the third device input and is connected to the second input of the input code converter.

Description

суммирования 2. Вьход блока суммирования 5 соединен с первьім сигнальньм входом блока коммутаторов 7 и входом дополнительного преобразователя кода 6, вьіход которого соединен с вторьім сигнальньім входом блока коммутаторов 7, вьіїход которого соединен с первьім входом ДАЙ 4, второй вход которого соединен с вьіХОДОМ преобразователя кода 3. При зтом первьїй и второй вьіїходьі входного преобразователя кода 1 образуют шинь! с четньім удельньїм весом.summation 2. The input of the summation unit 5 is connected to the first signal input of the switch unit 7 and the input of the additional code converter 6, the output of which is connected to the second signal input of the switch unit 7, the output of which is connected to the first input of DAY 4, the second input of which is connected to the OUTPUT of the code converter 3. At the same time, the first and second outputs of the input converter of code 1 form a bus! with an even specific gravity.

Устройство работаеєт следующим образом.The device works as follows.

На его входьї поступает двоичньйй код, например, код семисегментного цифрового индикатора, содержащий информацию о 2/2 десятичньїх разрядах числа, подлежащего отображению. Код младшего десятичного разряда обрабатьівается входньім преобразователем кода 1, код среднего разряда преобразователем кода 1 и блоком контроля четности 8, а код неполного старшего разряда - блоком суммирования 5. На вьіходе преобразователя кода 1 формируется единичньїй код, в котором числа представлень! количеством знаков "1" числа младшего разряда, которьій поступает в блок суммирования 2, и единичньй код числа среднего разряда, поступающий в блок суммирования 5. На вьїходе блока контроля четности 8 устанавливается единичньй потенциал при нечетном числе в среднем десятичном разряде входного кода. Блок суммирования 5 складьвает кодьї числа среднего десятичного разряда, по- . ступающего с второго вьіхода преобразователя кода 1, и числа старшего десятичного разряда с соответствующим удельньм весом. На вьходе блока суммирования 5 формируется единичньй код суммь!, которьій поступает на вход преобразователя кода б и на второй сигнальньій вход блока коммутаторов 7. На вьіходе преобразователя 6 формируется единичньй позиционньй код, в котором число вніражается положением знака "1" в ряду знаков "0" суммь!ї, которьій поступаєт на первьй сигнальньій вход блока коммутаторов 7. Блок суммирования 2 складьваєт число младшего десятичного разряда, поступающее с первого вніхода преобразователя кода 1, и число с вьіхода блока контроля четности 8 с соответствующим удельньм весом. С вьїхода блока суммирования 2 код суммь! поступает на второй вход преобразователя кода 3. «--A binary code, for example, a code of a seven-segment digital indicator containing information about 2/2 decimal digits of the number to be displayed, is received at the input. The code of the lower decimal digit is processed by the input converter of code 1, the code of the middle digit is processed by the converter of code 1 and the parity check block 8, and the code of the incomplete higher digit is processed by the summation block 5. At the output of the converter of code 1, a single code is formed, in which the number of representations! by the number of signs "1" of the number of the smallest digit, which enters the summation block 2, and the single code of the number of the middle digit, entering the summation block 5. At the output of the parity control block 8, a single potential is set at an odd number in the middle decimal digit of the input code. The summation block 5 is composed of codes of middle decimal digits, according to . coming from the second output of the code 1 converter, and the number of the highest decimal place with the corresponding specific weight. At the input of the summation block 5, a unit code sum! is formed, which is fed to the input of the b-code converter and to the second signal input of the switch block 7. At the output of the converter 6, a unit positional code is formed, in which the number is represented by the position of the sign "1" in the row of signs "0 " the sum that comes to the first signal input of the switch block 7. The summation block 2 consists of the number of the smallest decimal digit, coming from the first input of the code converter 1, and the number from the output of the parity control block 8 with the corresponding specific weight. From the output of the summation block 2 summation code! goes to the second input of code converter 3. "--

На его вьїходе формируются единичньій код суммь! при нулевом логическом уровне, поступающем от тактового генератора 9, и единичньй код максимального числа младших разрядов, если от тактового « генератора 9 подводится логическая "1". Кроме того, импульсь! тактового генератора 9, имеющие скважность два поступают на управляющий вход блока коммутаторов 7. Возбуждение ДАЙ 4 происходит в соответствий с кодами на вьїходе преобразователя кода З и блока коммутаторов 7 в два такта. В течение первого такта при с логической "1" на вьїходе тактового генератора 9 возбуждаются все полнье старшие разряда ДАЙ 4 из числа участвующих в индикации. Во время зтого такта с вніхода преобразователя кода З на шиньї младших разрядов -A single code of sums is formed at the exit! at a zero logic level coming from the clock generator 9, and the unit code of the maximum number of lower digits, if a logic "1" is supplied from the clock generator 9. In addition, momentum! clock generator 9, having a duty cycle of two are supplied to the control input of the switch block 7. The excitation of DAI 4 occurs in accordance with the codes at the output of the code converter Z and the switch block 7 in two cycles. During the first cycle, with a logic "1" at the output of the clock generator 9, all the high-order digits of the GIVE 4 from among those participating in the indication are excited. During that cycle from the input of the code converter Z on the bus of lower levels -

ДАЙ 4 подводится единичньй код максимального числа младших разрядов, а с вьіхода блока коммутаторов 7 на (су шиньі старших разрядов ДАЙ 4 единичньйй код суммьі, поступающий на первье сигнальнье входь! блока 7. В течение второго такта при логическом "0" на вьїходе тактового генератора 9 возбуждаются злементь! одного - неполного старшего разряда ДАЙ 4 из числа участвующих в индикации. Во время зтого такта с вьїхода со преобразователя кода З на шинь! младших разрядов ДАЙ 4 подводится единичньй код числа, сформированного первьім блоком суммирования 2, а с вьїхода блока коммутаторов 7 на шиньі старших разрядов ДАЙ 4 - единичньй позиционньй код суммьі, поступивший на вторьіе сигнальнье входьі блока 7. Частоту тактовьх импульсов вьібирают вьіше критической частоть! слияния мельканий, позтому оператор наблюдает на ДАЙ 4 « светящуюся линию, длина ко торой пропорциональна числу, код которого подводится на вход устройства. в с ;» (22) щ» («в) щ»GIVE 4 the unit code of the maximum number of lower digits is fed, and from the output of the switch block 7 to the bus of the higher digits GIVE 4 the unit code of the sum entering the first signal input! of block 7. During the second cycle at logic "0" at the output of the clock generator 9, the element of one - incomplete senior digit, DAY 4, from among those participating in the indication, is excited. During this cycle, the unit code of the number formed by the first block of summation 2 is fed from the output of the code converter Z to the buses of the lower digits, DAY 4, and from the output of the switch block 7 on the bus of the higher bits, DAY 4 is the single positional code of the sum received at the second signal input of block 7. The frequency of the clock pulses is selected above the critical frequency! the merger is slow, so the operator observes on DAY 4 a glowing line, the length of which is proportional to the number whose code is fed to the input of the device.

Ко)Co.)

РR

Claims (1)

Формула винаходу Устройство визуального кон троля значения злектрическои величиньі, содержащее входнои преобразователь кода, первьій вход которого является первьім входом устройства, блок коммутаторов, управляющий вход которого соединен с первьім вьіходом тактового генератора, а вьїход соединен с первьім входом дискретно-аналогового индикатора, отличающееся тем, что, с целью повьішения точности оперативного 70 визуального допускового контроля кодированного сигнала, в него введень! первьій дополнительньй преобразователь кода, вніхОД которого соегдинен с вторьім входом дискретно-аналогового индикатора, а первьій вход - с вторьім вніхОоДдом тактового генератора, второй дополнительньй преобразователь кода, вніхОоДд которого соединен с первьім сигнальнь!м входом блока коммутаторов, первьій блок суммирования, вьіход которого соединен с вторьім входом первого дополнительного преобразователя кода, а первьій вход - с первьІімМм вБІХОДОМ входного преобразователя кода, второй блок суммирования, вьвіход которого соединен с входом второго дополнительного преобразователя кода и с вторьім сигнальнь!м входом блока коммутаторов, первьій вход является вторьім входом устройства, а второй вход соединен с вторьім вБІХОДОМ ВХОоДНОГО преобразователя кода, и блок контроля четности, вход которого соединен с вторьім входом первого дополнительного преобразователя кода, а вход являєтся третьим входом устройства и соединен с вторьім входом входного преобразователя кода. «- « с «І (ав) «І (Се)The formula of the invention is a device for visual control of the value of an electrical quantity, containing an input code converter, the first input of which is the first input of the device, a block of switches, the control input of which is connected to the first output of a clock generator, and the output is connected to the first input of a discrete-analog indicator, characterized by что, in order to increase the accuracy of operational 70 visual tolerance control of the coded signal, input into it! the first additional code converter, the input of which is connected to the second input of the discrete-analog indicator, and the first input - to the second output of the clock generator, the second additional code converter, the output of which is connected to the first signal input of the switch block, the first summing block, the output of which is connected with the second input of the first additional code converter, and the first input - with the first INPUT of the input code converter, the second summing block, the input of which is connected to the input of the second additional code converter and the second signal input of the switch block, the first input is the second input of the device, and the second input is connected to the second INPUT of the input converter of the code, and the parity control block, the input of which is connected to the second input of the first additional converter of the code, and the input is the third input of the device and is connected to the second input of the input converter of the code. "- " s "I (av) "I (Se) - . а Ге) с» (ав) с» ще) шк 60 65- a Ge) s» (av) s» more) shk 60 65
UA3794600A 1984-08-24 1984-08-24 Device for visual control of the electrical quantity value UA64042A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UA3794600A UA64042A1 (en) 1984-08-24 1984-08-24 Device for visual control of the electrical quantity value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UA3794600A UA64042A1 (en) 1984-08-24 1984-08-24 Device for visual control of the electrical quantity value

Publications (1)

Publication Number Publication Date
UA64042A1 true UA64042A1 (en) 2004-02-16

Family

ID=34511795

Family Applications (1)

Application Number Title Priority Date Filing Date
UA3794600A UA64042A1 (en) 1984-08-24 1984-08-24 Device for visual control of the electrical quantity value

Country Status (1)

Country Link
UA (1) UA64042A1 (en)

Similar Documents

Publication Publication Date Title
US4210908A (en) Two-dimensional display apparatus for an automobile
US3725656A (en) Computing system for use in price indicating balance
UA64042A1 (en) Device for visual control of the electrical quantity value
US4562547A (en) Computer data bus compatible current and frequency output system
SU1210563A1 (en) Device for visual check of electrical quantity value
JPS57172478A (en) Type deciding method for bar code of bar code reader
SU1262395A1 (en) Measuring instrument indicating device
UA55345A1 (en) Appliance for metering device indication
SU1135302A1 (en) Measuring instrument with analogue indication
SU1211801A1 (en) Displaying device
RU1785036C (en) Matrix indicator control device
SU641441A1 (en) Binary-to-binary decimal code converting arrangement
SU993140A1 (en) Discrete analog measuring instrument
SU1048577A1 (en) Counting device with indication
SU1311418A1 (en) Device for controlling discrete-analog indicator
KR900008028Y1 (en) Signal changeable circuit
SU734676A1 (en) Readout device
SU943704A1 (en) Binary to digital pulse code converter
SU1177793A1 (en) Digital meter of time intervals
SU456290A1 (en) Transducer move code
SU1005025A1 (en) Bcd to seven-segment code converter
KR890001598B1 (en) A indicator
SU615482A1 (en) Binary-decimal decoder testing device
SU1193594A1 (en) Scale indicator
SU532859A1 (en) Device for incrementing numbers