KR890001598B1 - A indicator - Google Patents

A indicator Download PDF

Info

Publication number
KR890001598B1
KR890001598B1 KR1019850009840A KR850009840A KR890001598B1 KR 890001598 B1 KR890001598 B1 KR 890001598B1 KR 1019850009840 A KR1019850009840 A KR 1019850009840A KR 850009840 A KR850009840 A KR 850009840A KR 890001598 B1 KR890001598 B1 KR 890001598B1
Authority
KR
South Korea
Prior art keywords
input
decimal
decoder
gate
decimal point
Prior art date
Application number
KR1019850009840A
Other languages
Korean (ko)
Other versions
KR870006507A (en
Inventor
문성원
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR1019850009840A priority Critical patent/KR890001598B1/en
Publication of KR870006507A publication Critical patent/KR870006507A/en
Application granted granted Critical
Publication of KR890001598B1 publication Critical patent/KR890001598B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Computer Display Output (AREA)

Abstract

The circuit for converting the binary value below decimal point into the decimal value and displaying it with 7 segment LED by using Karnaugh map comprises an inverter (1), AND gates (2,3), OR gate (4), decoders (5,7), and LEDs (8,9). The first figure (Mo) below decimal point is applied to (10), the second one to (20), and the third one to (30), then the outputs of the decoders (5-7) provides converted binary value to LED for displaying the decimal value.

Description

소숫점 이하의 2진값의 표시장치Display of binary value below decimal point

제 1 도는 소숫점 이하의 2잔치를 2진화 10진수로 변환하는 카아노오(Karnaugh) 맵(Map).1 is a Karnaugh map which converts two residues below the decimal point into binary decimal.

제 2 도는 본 발명 장치의 회로도.2 is a circuit diagram of the device of the present invention.

본 발명은 소숫점 이하의 2진값은 7세그먼트 표시기상에 표시하기 위한 표시장치에 관한 것으로서, 특히 카아노어맵(Karnaugh Map)을 사용하여 입력 2진값을 직접 7세그먼트 표시기상에 10진수로 표시하기위한 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device for displaying binary values below a decimal point on a seven-segment display. Particularly, the present invention relates to displaying binary values directly on a seven-segment display using a Karnaugh Map. It relates to a display device.

일반적으로 소숫점이하 2진값을 프로그램에 의하여 10진수로 표시하게 되나 소숫점 이하 2진수는 10진수로 표시하기가 용이하지 않아 컴퓨터 시스템, 마이크로 프로세서에 의한 처리가 불가피하므로 효율성, 용이성 및 신속성이 나쁘다는 단점이 있다. 따라서 본 발명은 컴퓨터 시스템내에 기억된 프로그램으로 소숫점이하 2진값을 처리하는 단계를 거치지 않고 직접적으로 7세그먼트 표시기에 표시하도록 하므로서, 소숫점이하의 숫자 표시를 필요로하는 정밀디지탈 계산기, 디지탈 계측기 등에서 계산의 신혹화 및 효율성과 용이성등을 높일 수 있는 소숫점이하의 2진값의 표시장치를 제공하는 것을 목적으로 한다.In general, binary values below the decimal point are displayed in decimal by the program, but binary numbers below the decimal point are not easy to display in decimal, so processing by computer systems and microprocessors is inevitable, which leads to poor efficiency, ease, and speed. There is this. Therefore, the present invention allows the program stored in the computer system to display the seven-segment indicator directly without going through the process of processing the decimal point binary value, so that the precision digital calculator, digital measuring instrument, etc. It is an object of the present invention to provide a display device having a binary value below a decimal point that can increase dexterity, efficiency and ease of use.

이하 첨부된 도면을 참조하면서 본 발명을 상세히 설명하자면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

우선 제 1 도를 참조하여 본 발명에서 이용된 카아노오 맵을 설명하자면, 먼저 소숫점 이하 3자리수인 2진수 m0,m1,m2(여기에서 m0,m1,m2는 2진수의 값을 각각 나타냄)를 카아노오 맵을 사용하여 2진화 십진수인 출력치(Y4,Y3,Y2,Y1)(Y14,Y13,Y12,Y11)(Y24,Y23,Y22,Y21)로 변환하였는데 그 값을 구하면 각각 다음과 같이된다.First, referring to FIG. 1, the carano map used in the present invention will be described. First, a binary number m 0 , m 1 , m 2 having three digits after the decimal point (where m 0 , m 1 , m 2 is a binary number) Output values (Y 4 , Y 3 , Y 2 , Y 1 ) (Y 14 , Y 13 , Y 12 , Y 11 ) (Y 24 , Y 23) , Y 22 , Y 21 ) and the values are as follows.

Y4=m0,m1,m2………………………………………………………………1Y 4 = m 0 , m 1 , m 2 . … … … … … … … … … … … … … … … … … … … … … … … One

Y3=m0m'1+m0m'2…………………………………………………………2Y 3 = m 0 m ' 1 + m 0 m' 2 ... … … … … … … … … … … … … … … … … … … … … … 2

Y2=m1m'2+m1m'0+m2m'1m0………………………………………………3Y 2 = m 1 m ' 2 + m 1 m' 0 + m 2 m ' 1 m 0 ... … … … … … … … … … … … … … … … … … 3

Y1=m0m'2+m2m'0…………………………………………………………4Y 1 = m 0 m ' 2 + m 2 m' 0 ... … … … … … … … … … … … … … … … … … … … … … 4

Y14=0, Y13=m1, Y12=m2, Y11=m1 Y 14 = 0, Y 13 = m 1 , Y 12 = m 2 , Y 11 = m 1

……………………………………………5… … … … … … … … … … … … … … … … … 5

Y24=0, Y23=m2, Y22=0, Y21=m2 Y 24 = 0, Y 23 = m 2 , Y 22 = 0, Y 21 = m 2

따라서 이 출력값(Y4,Y3,Y2,Y1)(Y14,Y13,Y12,Y11)(Y24,Y23,Y22,Y21)을 디코더(5-7)를 거쳐서 7세그먼트 표시기(8,9)에 입력시키므로서 소숫점이하의 2진치를 7세그먼트 표시기에 직접 표시할 수 있는 것이다. 예를들자면 0.101의 2진값을 10진수로 변환하는 예를들어 설명하면Therefore, this output value (Y 4 , Y 3 , Y 2 , Y 1 ) (Y 14 , Y 13 , Y 12 , Y 11 ) (Y 24 , Y 23 , Y 22 , Y 21 ) By inputting to the seven segment indicators 8 and 9 via this, the binary value below the decimal point can be directly displayed on the seven segment indicator. For example, to convert a binary value of 0.101 to decimal,

(이진값)(Binary value)

101 1×2-1+0×2-2+1×2-3=

Figure kpo00001
101 1 × 2 -1 + 0 × 2 -2 + 1 × 2 -3 =
Figure kpo00001

=0.5+0.125= 0.5 + 0.125

=0.625(십진값)= 0.625 (decimal)

이러한 관계는 본 발명의 제 1 도에 의하면This relationship is according to FIG. 1 of the present invention.

Y4=m0m1m2=1×0×1=0 Y14=0 Y24=0Y 4 = m 0 m 1 m 2 = 1 × 0 × 1 = 0 Y 14 = 0 Y 24 = 0

Y3=m0m'1+m0m'2=1×1+1×0=1 Y13=m1=0 Y23=m2=1Y 3 = m 0 m ' 1 + m 0 m' 2 = 1 × 1 + 1 × 0 = 1 Y 13 = m 1 = 0 Y 23 = m 2 = 1

Y2=m1m'2+m1m'0+m2m'1m0Y12=m2=1 Y22=0Y 2 = m 1 m ' 2 + m 1 m' 0 + m 2 m ' 1 m 0 Y 12 = m 2 = 1 Y 22 = 0

=0×0+0×0+1×1×1=1 Y11=m=0 Y21=m2=1= 0 × 0 + 0 × 0 + 1 × 1 × 1 = 1 Y 11 = m = 0 Y 21 = m 2 = 1

Y1m0m'2+m'0m2 Y 1 m 0 m ' 2 + m' 0 m 2

=1×0+0×1=0= 1 × 0 + 0 × 1 = 0

즉 1의 자리값은 6 10-2자리값은 2 10-3자리값은 5That is, 1 place value is 6 10 -2 place value is 2 10 -3 place value is 5

(0110 : 2진수)-6(십진수) 0010-2(십진수) 0101-5(십진수)(0110: binary) -6 (decimal) 0010-2 (decimal) 0101-5 (decimal)

이 된다.Becomes

따라서 .101의 2진값 입력은 제 1 도의 카아노 맵에 의하여 2진수의 소숫점값이 제 2 도의 앤드게이트, 및 디코드등에 의하여 십지수인 .625의 출력으로 나타낸다. 이러한 관계를 만족시키는 회로구성은 제 2 도에 도시되어 있다. 즉, 소숫점 이하 첫째 자리수(m0)의 입력 (10)을 앤드게이트(2)의 일측입력과 반전기(1)의 입력에 연결하고, 소숫점 이하 둘째자리수(m1)의 입력(20)을 앤드게이트(2)와 반전기(1) 및 앤드게이트(3)의 입력과 디코더(6)의 입력(Y13, Y11)에 연결하며, 소숫점 이하 셋째 자리수(m2)의 입력(30)은 앤드게이트(2)와 반전기(1)의 입력에 연결하되 디코더(6)의 입력(Y12) 및 디코더(7)의 입력(Y21, Y23)에 연결하고, 앤드게이트(2)의 출력은 디코더(5)의 입력(Y4)에 연결함과 동시에 오아게이트(4)를 통하여 디코더(5)의 입력(Y3, Y2, Y1)에 연결하고, 오아게이트(4)에는 앤드게이트(3)를 연결하며, 디코더(6)의 입력(Y14)과 디코더(7)의 입력(Y24, Y22)을 접지하되, 디코더(5-7)의 출력을 7세그먼트 표시기(8,9)에 연결하여된 구성을 제 2 도에서 도시하고 있다.Therefore, the binary value input of .101 is represented by the output of .625, which is the decimal point value of the binary number by the gate map of FIG. A circuit configuration that satisfies this relationship is shown in FIG. That is, the input 10 of the first decimal place (m 0 ) after the decimal point is connected to the one input of the AND gate 2 and the input of the inverter 1 , and the input 20 of the second decimal place (m 1 ) after the decimal point is connected. The input 30 of the AND gate 2 and the inverter 1 and the AND gate 3 and the input of the decoder 6 (Y 13 , Y 11 ), and the input of the third digit (m 2 ) after the decimal point. Is connected to the inputs of the AND gate 2 and the inverter 1, but to the input Y 12 of the decoder 6 and the inputs Y 21 , Y 23 of the decoder 7, and the AND gate 2. The output of is connected to the input (Y 4 ) of the decoder (5) and at the same time to the input (Y 3 , Y 2 , Y 1 ) of the decoder (5) through the oragate (4), the oragate (4) And an AND gate (3), and grounds the input (Y 14 ) of the decoder (6) and the inputs (Y 24 , Y 22 ) of the decoder (7), and the output of the decoder (5-7) is a 7 segment indicator. The configuration connected to (8, 9) is shown in FIG.

이와같은 구성으로된 본 고안장치를 이용하여 2진화 십진수인 출력치(Y4,Y3,Y2,Y1)(Y14,Y13,Y12,Y11)(Y24,Y23,Y22,Y21)로 변환하는 과정을 설명하면, 먼저 출력값(Y4)은 앤드게이트(21)에 의해 소수점이하 첫째자리수(m0)와 셋째자리수(m2)가 곱해지고, 이 곱해진 결과가 다시 앤드게이트(22)를 통해 두번째 자리수(m2)와 곱해지게 됨에 따라 그 결과 값(즉 Y4)은 카아노오 맵을 사용해서 산출된 값과 같은 m0m1m2가 되고, 또한 결과 값(Y4)은 반전기(11)를 통해 반전된 두번째 자리수(m'1)가 앤드게이트(34)를 통해 첫번째 자리수(m0)와 곱해진후 오아게이트(41)의 일측입력에 인가되고, 반전기(12)를 통해 반전된 세번째자리수(m'2)가 앤드게이트(33)를 통해 첫번째자리수(m0)와 곱해지어 오아게이트(41)의 타측입력에 인가됨에 따라 오아게이트(41)를 통해 출력되는 값(즉 디코더(5)의 입력단자(Y3)에 인가되는 값)은 카아노우 맵을 사용했을때와 같은 m0m'1+m0m2이 되며, 이하 출력값(Y2,Y1,Y14,Y13,Y12,Y11,Y24,Y23,Y22,Y21)의 변환 과정은 지면상 설명을 생략한다.Output value (Y 4 , Y 3 , Y 2 , Y 1 ) which is a binary number using the device of the present invention having such a configuration (Y 14 , Y 13 , Y 12 , Y 11 ) (Y 24 , Y 23 , Y 22 , Y 21 ), the output value (Y 4 ) is first multiplied by the first gate (m 0 ) and the third digit (m 2 ) after the decimal point by the AND gate (21). As the result is again multiplied by the second digit (m 2 ) through the AND gate 22, the resultant value (ie Y 4 ) becomes m 0 m 1 m 2 equal to the value calculated using the Carano map. In addition, the result value (Y 4 ) is the second digit (m ' 1 ) inverted through the inverter 11 is multiplied by the first digit (m 0 ) through the AND gate 34 to the one-side input of the oragate 41 The third digit m ' 2 , which is applied and inverted through the inverter 12, is multiplied by the first digit m 0 through the AND gate 33 to be applied to the other input of the oragate 41. 41 To the output value (that value being applied to the input terminal (Y 3) of the decoder (5)) becomes a m 0 m '1 + m 0 m 2 , such as when used Carr know-map, than the output value (Y 2 , Y 1 , Y 14 , Y 13 , Y 12 , Y 11 , Y 24 , Y 23 , Y 22 , Y 21 ) will not be described on the page.

이상에서 설명한 바와같이 본 고안장치는 전술에서 표시된 바와같은 카아노오맵에 의한 등식(1-5)을 만족시키는 것이다. 또한 반전기(1)와 앤드게이트(2,3) 및 오아게이트(4)를 통하여 2진수 입력(m0: 10, m1: 20, m2: 30)을 변환식에서 소숫점 첫째자리수를 나타내는 디코더(5)의 입력과 소숫점 이하 둘째자리수를 나타내는 디코더(6)의 입력 그리고 소숫점 이하 셋째자리수를 나타내는 디코더(7)의 입력에 인가하여 7세그먼트 표시기(8,9)에서 10진수를 표시한다.As described above, the device of the present invention satisfies the equation (1-5) by the caranomap as indicated above. In addition, a decoder representing the first decimal place of a binary number (m 0 : 10, m 1 : 20, m 2 : 30) through an inverter (1), an AND gate (2, 3), and an oragate (4). Decimal numbers are displayed on the seven-segment indicators 8 and 9 by application to the input of (5) and to the input of the decoder 6 representing the second decimal place and the input of the decoder 7 representing the third decimal place.

즉 입력 2진값이 변환식에 의하여 구성된 앤드게이트, 반전기 및 오아게이트의 논리게이트(1-4)를 통하여 십진수이하의 소숫점이하 자리값을 표시하는 디코더(5-7)를 거쳐 10진수로 표시되도록 한다. 따라서 본 발명에 의하면, 디지탈 출력치 또는 디지탈 계산시의 결과치로서 나타내는 소숫점이하 2진치를 7세그먼트 표시기상에 바로 나타나도록 즉, 소숫점이하 2진수를 입력하면 출력치가 7세그먼트 표시기상에 직접 구동되는 것이다.That is, the input binary value is displayed in decimal through a decoder (5-7) indicating decimal places of decimal numbers or less through the logic gates (1-4) of the AND gate, the inverter, and the ora gate formed by the conversion formula. do. Therefore, according to the present invention, if the decimal point represented by the digital output value or the result value in the digital calculation is displayed directly on the seven-segment indicator, that is, the input value is driven directly on the seven-segment indicator when the decimal point is inputted. .

또한 소량의 칩으로 구성되므로 인쇄회로기판(PCB)구성시에도 용이하며, 입수하기 쉬운 TTL IC의 사용이 가능하므로 제조원가는 대폭 절감되는 것이다.In addition, since it is composed of a small amount of chips, it is easy to construct a printed circuit board (PCB), and the use of an easy-to- obtain TTL IC enables the manufacturing cost to be greatly reduced.

Claims (1)

소숫점이하 첫째자리수(M0)의 입력(10)을 앤드게이트(2)의 일측입력과 반전기(1)의 입력에 연결하고, 소숫점이하 둘째자리수(m1)의 입력(20)을 앤드게이트(2)와 반전기(1) 및 앤드게이트(3)의 입력과 디코더(6)의 입력(Y13,Y11)에 연결하며, 소숫점 이하 셋째자리수(m2)의 입력(30)은 앤드게이트(2)와 반전기(1)의 입력에 연결하되 디코더(6)의 입력(Y12) 및 디코더(7)의 입력(Y21,Y23)에 연결하고, 앤드게이트(2)의 출력은 디코더(5)의 입력(Y4)에 연결함과 동시에 오아게이트(4)를 통하여 디코더(5)의 입력(Y3,Y2,Y1)에 연결하고, 오아게이트(4)에는 앤드게이트(3)를 연결하며, 디코더(6)의 입력(Y14)과 디코더(7)의 입력(Y24,Y22)을 접지하되 디코더(5-7)의 출력을 7세그먼트 표시기(8,9)에 연결하여 된 소숫점 이하 2진수를 입력하면 직접 7세그먼트 표시기상에 나타나도록 한 것을 특징으로 하는 소숫점이하의 2진값의 표시장치.Connect the input of the first decimal place (M 0 ) of the decimal point to the input of one side of the AND gate (2) and the input of the inverter (1), and the input 20 of the second decimal place (m 1 ) of the decimal point of the decimal point. (2) and the inverter (1) and the input of the AND gate (3) and the input (Y 13 , Y 11 ) of the decoder 6, the input 30 of the third digit (m 2 ) below the decimal point To the input of the gate 2 and the inverter 1, but to the input Y 12 of the decoder 6 and to the inputs Y 21 and Y 23 of the decoder 7 and to the output of the AND gate 2 Is connected to the input (Y 4 ) of the decoder (5) and at the same time to the input (Y 3 , Y 2 , Y 1 ) of the decoder (5) through the oragate (4), and to the oragate (4) The gate 3 is connected, and the input Y 14 of the decoder 6 and the inputs Y 24 , Y 22 of the decoder 7 are grounded, and the output of the decoder 5-7 is connected to the 7 segment indicator 8,. 9) If you enter a binary number below the decimal point, it will appear on the 7-segment indicator directly. Binary value in the display device of the decimal point or less, characterized in that to.
KR1019850009840A 1985-12-27 1985-12-27 A indicator KR890001598B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850009840A KR890001598B1 (en) 1985-12-27 1985-12-27 A indicator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850009840A KR890001598B1 (en) 1985-12-27 1985-12-27 A indicator

Publications (2)

Publication Number Publication Date
KR870006507A KR870006507A (en) 1987-07-11
KR890001598B1 true KR890001598B1 (en) 1989-05-09

Family

ID=19244409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850009840A KR890001598B1 (en) 1985-12-27 1985-12-27 A indicator

Country Status (1)

Country Link
KR (1) KR890001598B1 (en)

Also Published As

Publication number Publication date
KR870006507A (en) 1987-07-11

Similar Documents

Publication Publication Date Title
KR890001598B1 (en) A indicator
US3789387A (en) Dynamic motion display system
GB1272860A (en) Improvements relating to pulse counters
SU881825A1 (en) Digital indication device
SU1142827A1 (en) Device for determining positional features of non-positional code
SU934515A1 (en) Graphic information readout device
SU1262395A1 (en) Measuring instrument indicating device
GB1314402A (en) Devices for checking a group of symbols
CN2192055Y (en) Magnetic pulse electronic counter
CN1327276C (en) Pointer type LCD device having backlight
Kothari et al. Digital Circuits & Design
SU1285592A1 (en) Decade counter for seven-segments indicators
JPS54104249A (en) Trigonometric function computer
JPS5635256A (en) Electronic desk computer
SU718932A1 (en) Decimal counter
JPH0328331Y2 (en)
SU750470A1 (en) Information output device
Kumar Digital inductance and capacitance meter
Kumar the Faculty of the Department of Electrical Engineering
SU1718240A1 (en) Four-quadrant analog multiplier
SU1064478A1 (en) Scaling decade
KR870000723Y1 (en) Serial transmition and recovery circuit of parallel signal in display device
SU1134931A1 (en) Information output device
SU794563A1 (en) Device for measuring reflection coefficient of linear meter of signal shape
JPS57179602A (en) Circular electronic scale

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee