RU1785036C

RU1785036C - Matrix indicator control device

Info

Publication number: RU1785036C
Application number: SU904855337A
Authority: RU
Inventors: Владимир Петрович Сидоров
Original assignee: Самарское Научно-Производственное Объединение Автоматических Систем
Priority date: 1990-07-26
Filing date: 1990-07-26
Publication date: 1992-12-30

Abstract

Использование: область автоматики и вычислительной техники, системы сбора и отображени информации. Сущность изобретени : устройство содержит четыре пре- образовател кода, две группы коммутаторов, матричный индикатор, генератор тактовых импульсов, два элемента НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. два элемента ИЛИ-НЕ, три элемента ИЛИ, элемент И, счетчик, сумматор. 2 ип.Usage: field of automation and computer engineering, information collection and display systems. SUMMARY OF THE INVENTION: a device comprises four code converters, two groups of switches, a matrix indicator, a clock generator, two elements NOT, an element EXCLUSIVE OR. two elements OR NOT, three elements OR, element AND, counter, adder. 2 ip.

Description

Изобретение относитс к электроизмерительной технике, а именно к измерительным приборам с устройством управлени матричным индикатором, и может быть использовано в системах регистрации и отображени кодовой информации, в частности может быть использовано в индикаторных приборах различного назначени . v Известно устройство управлени световой шкалой, содержащее дешифратор и элементы световой шкалы, которые соединены матрицей, генератор констант. набор схем совпадени и набор схем объединени .The invention relates to electrical engineering, in particular to measuring devices with a matrix indicator control device, and can be used in systems for recording and displaying code information, in particular, can be used in indicator devices for various purposes. v A light scale control device is known comprising a decoder and light scale elements that are connected by a matrix, a constant generator. a set of matching patterns and a set of combining patterns.

Недостаток устройства заключаетс в том, что дл сохранени достаточной интегральной ркости шкалы необходима коммутаци больших токов через ее элементы, что приводит к ускорению процесса их деградации . Недостатком устройства вл етс также мала достоверность отображаемой информации при неисправности отдельных эл ементо в ш кал ы.s;,A disadvantage of the device is that in order to maintain a sufficient integral brightness of the scale, it is necessary to switch high currents through its elements, which leads to an acceleration of the process of their degradation. A disadvantage of the device is also the low reliability of the displayed information in the event of a malfunction of individual elements in the unit s ;,

Известно устройство управлени световой шкалой, содержащее дешифратор, состо щий из преобразователей кода младших и старших разр дов в линейныйA device for controlling a light scale comprising a decoder consisting of low-order and high-order code converters to linear

код, коммутаторы младших и старших разр дов , входы которых подключены соответственно к выходам преобразователей кода младших и старших разр дов, а выходы соединены с шинами строк и столбцов матрицы элементов световой шкалы и тактирующий генератор, подключенный к управл ющим входам коммутаторов.low-order and high-order switches, the inputs of which are connected respectively to the outputs of the low-order and high-order code converters, and the outputs are connected to the row and column buses of the matrix of light scale elements and a clock generator connected to the control inputs of the switches.

Недостатком устройства вл етс низка надежность, св занна с возникновением импульсных токовых перегрузок в процессе работы устройства, а также мала достоверность отображаемой информации при неисправности отдельных элементов шкалы.A disadvantage of the device is the low reliability associated with the occurrence of pulsed current overloads during operation of the device, as well as the reliability of the displayed information in the event of a malfunction of individual elements of the scale.

Наиболее близким по технической сущности вл етс устройство управлени световой шкалой, содержащее два преобразовател , элементы НЕ, две группы коммутаторов, генератор тактовых импульсов и матричный индикатор. Первые входы коммутаторов первой и второй групп соединены соответственно с выходами первого и второго преобразователей кода, а выходы подключены соответственно к горизонтальным и вертикальным шинам матричного инчThe closest in technical essence is a light scale control device comprising two converters, elements NOT, two groups of switches, a clock generator and a matrix indicator. The first inputs of the switches of the first and second groups are connected respectively to the outputs of the first and second code converters, and the outputs are connected respectively to the horizontal and vertical buses of the matrix inch

ы s

ЁYo

J 00 СПJ 00 SP

оabout

АAND

ONON

fe fe-fiP 3 S jBU-j. fe fe-fiP 3 S jBU-j.

i T fca4- i., fc.. .$ i T fca4- i., fc ... $

икатора. Генератор тактовых импульсов одключен к управл ющим входам коммуаторов . Входы элементов НЕ подключены выходам первого преобразовател кода, а выходы соединены с вторыми входами комутаторов первой группы, вторые входы оммутаторов второй группы с удельным веом а -1 подключены к выходам второго преобразовател кода с удельным весом а , где 1 а п, где п - число вертикальных шин матричного индикатора.ikator. The clock generator is connected to the control inputs of the commutators. The inputs of the elements are NOT connected to the outputs of the first code converter, and the outputs are connected to the second inputs of the switches of the first group, the second inputs of the ommutators of the second group with a specific weight of a -1 are connected to the outputs of the second code converter with a specific gravity of a, where 1 a p, where n is the number vertical tire dot matrix indicator.

Недостатком известного устройства в етс низка надежность, св занна с воз- нйкноеением импульсных тактовых перегрузок в процессе работы устройства.A disadvantage of the known device is the low reliability associated with the occurrence of pulse clock overloads during operation of the device.

Цель изобретени - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Поставленна цель достигаетс тем, что в устройство управлени матричным индикатором , содержащее первый преобразователь кода, вход которого вл етс первым информационным входом устройства, второй преобразователь кода, коммутаторы первой и второй Групп, выходы которых подключены соответственно к горизонтальным и вертикальным шинам матричного индикатора , генератор тактовых импульсов, два элемента НЕ, введены два преобразовател кода, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два элемента ИЛИ-НЕ, три элемента ИЛИ, счетчик и сумматор, первый информационный вход которого подключен к шине нулевого потенциала, а второй информационный ёход вл етс вторым информационным входом устройства, выход сумматора соединен со входом второго преобразовател кода, выходы которого соединены с первыми информационными входами соответствующих коммутаторов второй группы и с соответствующими входами третьего преобразовател кода, выходы которого соединены с вторыми информационными входами соответствующих коммутаторов второй группы, управл ющие входы которых соединены с выходом первого элемента ИЛИ и с управл ющими входами ком- мутаторов первой группы, первые информационные входы которых подключены к выходам соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. первые входы которых подключены к соответствующим выхо- дам первого преобразовател кода и к соответствующим входам четвертого преоб- разовател кода, а вторые входы соединены с первым выходом счетчика и с первым входом первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ и со вторым выходом счетчика , тактовый вход которого подключен кThis goal is achieved in that a matrix indicator control device comprising a first code converter, the input of which is the first information input of the device, a second code converter, switches of the first and second Groups, the outputs of which are connected to the horizontal and vertical buses of the matrix indicator, a clock generator pulses, two NOT elements, two code converters, EXCLUSIVE OR elements, AND element, two OR-NOT elements, three OR elements, counter and adder, first the second information input of which is connected to the zero potential bus, and the second information input is the second information input of the device, the output of the adder is connected to the input of the second code converter, the outputs of which are connected to the first information inputs of the corresponding switches of the second group and with the corresponding inputs of the third code converter, the outputs which are connected to the second information inputs of the respective switches of the second group, the control inputs of which are connected to the output of Vågå OR gate and with the control inputs of the commutator of the first group, the first data inputs of which are connected to respective outputs of the exclusive OR element. the first inputs of which are connected to the corresponding outputs of the first code converter and to the corresponding inputs of the fourth code converter, and the second inputs are connected to the first output of the counter and to the first input of the first OR element, the second input of which is connected to the first input of the second OR element and with the second output of the counter, the clock input of which is connected to

выходу генератора тактовых импульсов, а третий выход соединен со входом первого элемента НЕ и с первым входом элемента И, второй вход которого соединен с выходомthe output of the clock generator, and the third output is connected to the input of the first element NOT and to the first input of the element And, the second input of which is connected to the output

младшего разр да первого преобразовател кода и с первым входом первого элемента ИЛИ-НЕ. второй вход которого подключен к выходу первого элемента НЕ. а выход соединен с первым входом третьего элементаlow-order bit of the first code converter and with the first input of the first element OR-NOT. the second input of which is connected to the output of the first element is NOT. and the output is connected to the first input of the third element

0 ИЛИ, второй вход которого подключен к выходу старшего разр да четвертого преобразовател кода, а выход соединен со вторым информационным входом коммутатора старшего разр да коммутаторов первой0 OR, the second input of which is connected to the high-order output of the fourth code converter, and the output is connected to the second information input of the high-level switch of the first switches

5 группы, вторые информационные входы остальных коммутаторов первой группы подключены к соответствующим выходам четвертого преобразовател кода, выход элемента И подключен ко второму входу5 groups, the second information inputs of the remaining switches of the first group are connected to the corresponding outputs of the fourth code converter, the output of the And element is connected to the second input

0 второго элемента ИЛИ, выход которого соединен со входом второго элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ-НЕ, второй вход которого соединен с выходом старшего разр 5 Да третьего преобразовател кода, а выход подключен к управл ющему входу сумматора .0 of the second OR element, the output of which is connected to the input of the second element NOT, the output of which is connected to the first input of the second OR-NOT element, the second input of which is connected to the output of the senior 5 Yes of the third code converter, and the output is connected to the control input of the adder.

На фиг. 1 приведена функциональна схема устройства управлени матричнымIn FIG. 1 is a functional diagram of a matrix control device

0 индикатором; на фиг. 2 - временные диаграммы работ генератора тактовых импульсов и трехразр дного кольцевого счетчика. Устройство управлени матричным индикатором содержит (см. фиг. 1) первый пре5 образователь 1 кода младших разр дов в линейный код, второй преобразователь 2 кода старших разр дов в линейный код, коммутаторы 3 первой группы, коммутаторы 4 второй группы, матричный индикатор 5,0 indicator; in FIG. 2 is a timing diagram of the operation of a clock and a three-bit ring counter. The matrix indicator control device (see Fig. 1) contains the first pre5 converter 1 of the low order code into a linear code, the second converter 2 of the high order code into a linear code, switches 3 of the first group, switches 4 of the second group, matrix indicator 5,

0 генератор 6 тактовых импульсов, первый и второй элементы НЕ 7, 8, третий и четвертый преобразователи 9,10 кода, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый и второй элементы ИЛИ-НЕ 12, 13, первый,0 clock generator 6, the first and second elements NOT 7, 8, the third and fourth code converters 9.10, the group of elements EXCLUSIVE OR 11, the first and second elements OR NOT 12, 13, the first,

5 второй и третий элементы ИЛИ 14, 15, 16, элемент И 17, кольцевой счетчик 18 и сумматор 19.5 the second and third elements OR 14, 15, 16, the element And 17, the ring counter 18 and the adder 19.

Вход первого преобразовател 1 кода вл етс первым информационным входомThe input of the first code converter 1 is the first information input

0 устройства, а выходы соединены с соответствующими входами четвертого преобразовател 10 кода и первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, вторые входы которых соеди5 нены с первым входом первого элемента ИЛИ 14 и первым выходом счетчика 18, а выходы с первыми информационными входами соответствующих коммутаторов 3 первой группы, выходы которых соединены с соответствующими горизонтальными шинами матричного индикатора 5, вертикальные шины которого подключены к выходам соответствующих коммутаторов 4 второй группы , первые информационные входы которых соединены с соответствующими выходами второго преобразовател 2 кода и с соответствующими входами третьего преобразовател 9 кода, выходы которого подключены к вторым информационным входам соответствующих коммутаторов 4 второй группы, управл ющие входы которых соединены с управл ющими входами коммутаторов 3 первой группы и выходом первого элемента ИЛИ 14, второй вход которого соединен с вторым выходом счетчи- ка 18 и первым входом второго элемента ИЛИ 15, выход которого соединен с входом второго элемента НЕ 8, а второй вход с выходом элемента И 17, первый вход которого соединен с третьим выходом счётчика 18 и первым элементом НЕ 7, а второй в ход с выходом младшего разр да первоп Птре- образовател 1 кода и с первым входомТтер- вого элемента ИЛИ-НЕ 12, второй вход которого соединен с выходом первого §Лемента НЕ 7, а выход с первым входомТреть- его элемента ИЛИ 16, второй вход которого соединен с выходом старшего разр да четвертого преобразовател 10 кода, а выходе вторым информационным входом коммута- тора старшего разр да комммутаторов 3 первой группы, вторые информационные входы остальных коммутаторов 3 первой группы подключены к соответствующим выходам четвертого преобразовател 10 кода, выход генератора 6 тактовых импульсов соединен с тактовым входом счетчика 18, первый информационный вход сумматора 19 подключен к шине нулевого потенциала, а второй информационный вход вл етс вто- рым информационным входом устройства, выходы сумматора 19 соединены с соответствующими входами второго преобразовател 2 кода, выход второго элемента НЕ 8 соединен с первым входом второго элемен- та ИЛИ-НЕ 13, второй вход которого соединен с вторым информационным входом коммутатора старшего разр да коммутаторов 4 второй группы, а выход подключен к управл ющему входу сумматора 19.0 devices, and the outputs are connected to the corresponding inputs of the fourth code converter 10 and the first inputs of the corresponding EXCLUSIVE OR 11 elements, the second inputs of which are connected to the first input of the first OR element 14 and the first output of the counter 18, and the outputs to the first information inputs of the corresponding switches 3 of the first groups whose outputs are connected to the corresponding horizontal buses of the matrix indicator 5, the vertical buses of which are connected to the outputs of the corresponding switches 4 of the second group, the information inputs of which are connected to the corresponding outputs of the second code converter 2 and to the corresponding inputs of the third code converter 9, the outputs of which are connected to the second information inputs of the corresponding switches 4 of the second group, the control inputs of which are connected to the control inputs of the switches 3 of the first group and the output of the first element OR 14, the second input of which is connected to the second output of the counter 18 and the first input of the second element OR 15, the output of which is connected to the input of the second element NOT 8, and the second input with the output of AND element 17, the first input of which is connected to the third output of counter 18 and the first element NOT 7, and the second input with the output of the least significant bit of the first converter 1 of the code and with the first input of the Third OR element -HE 12, the second input of which is connected to the output of the first §Telement NOT 7, and the output with the first input of the third element OR 16, the second input of which is connected to the high-order output of the fourth code converter 10, and the output is the second information input of the senior switch rank yes commutators 3 first group On the other hand, the second information inputs of the remaining switches 3 of the first group are connected to the corresponding outputs of the fourth code converter 10, the output of the clock generator 6 is connected to the clock input of the counter 18, the first information input of the adder 19 is connected to the zero potential bus, and the second information input is the second by the information input of the device, the outputs of the adder 19 are connected to the corresponding inputs of the second code converter 2, the output of the second element NOT 8 is connected to the first input of the second element AND AND-NO element 13, a second input coupled to a second data input switch significant bit 4 of the second group of switches, and an output connected to a control input of the adder 19.

Первый и второй преобразовате лй 1, 2 кода вл ютс преобразовател ми входного кода, поступающего на первый младших разр дов входного кода и второй старших разр дов входного кода информационные входы устройства в соответствующие линейные коды.The first and second code converters 1, 2 are the converters of the input code supplied to the first least significant bits of the input code and the second highest bits of the input code, the information inputs of the device into the corresponding linear codes.

Третий и четвертый преобразователи 9, 10 кода преобразуют линейные коды старших и младших разр дов входного кода вThe third and fourth code converters 9, 10 convert the linear high and low bits of the input code into

позиционные коды 1 из п и 1 из т, где п и т - число разр д6в с6отвётственно старших и младших разр дов линейных кодов.position codes 1 of n and 1 of m, where n and m are the number of bits d6 in s6 of the most significant and lower bits of linear codes.

Устройство управлени матричным индикатором работает следующим образом,The matrix indicator control device operates as follows,

На входные информационные шины устройства поступает подлежащий отображению сигнал в виде кодов младших и старших разр дов, причем код младшего разр да поступает на входы преобразовател 1 кода, а код старшего разр да поступает на вторые информационные входы сумматора 19.The signal to be displayed in the form of low and high order codes is transmitted to the input information buses of the device, the low code is fed to the inputs of the code converter 1, and the high code is fed to the second information inputs of the adder 19.

С генератора 6 тактовых импульсов на вход трехразр дного кольцевого счетчика 18 поступает последовательность импульсов (фиг. 2 а). При этом на каждом из выходов счетчика 18 Q1, Q2 и Q3 на врем , равное периоду колебаний генератора 6, через каждые два импульса генерируемой мм последовательности по витс высокий уровень напр жени (состо ние логической 1), что обеспечивает трехтактный цикл индикации устройством входного сигнала.From a clock pulse generator 6, a pulse sequence is supplied to the input of a three-bit ring counter 18 (Fig. 2a). Moreover, at each of the outputs of the counter 18 Q1, Q2 and Q3 for a time equal to the oscillation period of the generator 6, every two pulses of the generated mm sequence a high voltage level appears (logical state 1), which provides a three-stroke cycle of the device indicating the input signal .

Учитываем также, что при работе усг- ройстваТагораютс тольТб те ЗлёмёнтьГмат« Г XSf t,- ь.ч---We also take into account that when the device is operating, only the ZlementGmat “Г XSf t, - bh ---

ричного индикатора 5, которые подключены к ее горизонтальным V вертикальным шинам , на которые подвод тс возбуждающие напр жени одновременно. Возбуждающие напр жени к горизонтальным и вертикальным шинам матричного индикатора 5 поступают с выходов коммутаторов 3,4 первой и второй групп соответственно, если их вторые информационные входы наход тс в состо нии логической 1 при низком уровне напр жени на их управл ющих входах, или если их первые информационные входы наход тс в состо нии логической 1 при высоком уровне напр жени на их управл ющих входах.of the indicator 5, which are connected to its horizontal V vertical buses, to which exciting voltages are supplied simultaneously. The exciting voltages to the horizontal and vertical buses of the matrix indicator 5 come from the outputs of the switches 3,4 of the first and second groups, respectively, if their second information inputs are in the logical 1 state at a low voltage level on their control inputs, or if their the first information inputs are in a logical 1 state at a high voltage level at their control inputs.

В первом такте цикла индикации (фиг. 26) на управл ющие входы коммутаторов 3, 4 с первого выхода счетчика 18 через первый элемент ИЛИ 14 поступает высокий уро- вень напр жени , обеспечивающий воздействие на элементы матричного индикатора 5 кодов, подводимых к первым информационным входам коммутаторов 3, 4.In the first cycle of the display cycle (Fig. 26), the control inputs of the switches 3, 4 from the first output of the counter 18 through the first element OR 14 receive a high voltage level, which provides an impact on the elements of the matrix indicator 5 codes supplied to the first information inputs switches 3, 4.

Поскольку в этом такте на первые информационные входы коммутаторов 3 первой группы с вьгходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступит инверсный линейный код младшего разр да индицируемого числа, а на первые информационные входы коммутаторов 4 второй группы с выходов второго преобразовател 2 кода поступит линейный код старшего разр да индицируемого числа, то на матричном индикаторе 5 загор тс все элементы полных старших разр дов индицируемого числа, имеющие удельный вес больше, чем удельный вес индицируемого числа младших разр дов.Since in this cycle, the first information inputs of the switches 3 of the first group from the inputs of the elements EXCLUSIVE OR 11 receive the inverse linear code of the lower order of the displayed number, and the first information inputs of the switches 4 of the second group from the outputs of the second converter 2 of the code receive the linear code of the high order of the displayed numbers, then on the matrix indicator 5 all the elements of the full high order bits of the displayed number are lit, having a specific gravity greater than the specific weight of the indicated number of low-order bits.

Во втором такте цикла индикации (фиг, 2 в) на управл ющие входы коммутаторов 3, 4 так же, как и в первом такте, через первый элемент ИЛИ 14 поступит высокий уровень напр жени , который обеспечит воздействие на элементы матричного индикатора 5 кодов, подводимых к первым информационным входам коммутаторов 3,4.In the second cycle of the display cycle (Fig. 2 c), the control inputs of the switches 3, 4, as well as in the first cycle, will receive a high voltage level through the first element OR 14, which will provide an impact on the matrix indicator elements 5 of the codes supplied to the first information inputs of the switches 3.4.

На первые информационные входы коммутаторов 3 с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступит пр мой линейный код младшего разр да индицируемого числа, т.к. на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11с первого выхода счетчика 18 поступает низкий уровень напр жени .The first information inputs of the switches 3 from the outputs of the elements EXCLUSIVE OR 11 will receive a direct linear code of the lower order of the displayed number, because the second inputs of the elements EXCLUSIVE OR 11c of the first output of the counter 18 receive a low voltage level.

На первые информационные входы коммутаторов 4 с выходов второго преобразовател 2 кода поступит увеличенный на единицу линейный код старших разр дов индицируемого числа. Т.к. в этом такте на управл ющий вход сумматора 19 с второго выхода счетчика 18 через второй элемент ИЛИ 15, второй элемент НЕ 8 и второй элемент ИЛИ-НЕ 13 поступит высокий уровень напр жени , благодар чему на выходах сумматора 19 по витс увеличенный на единицу код старших разр дов индицируемого числа, соответственно на выходах второго преобразовател 2 Кода и первых информационных входах коммутаторов 4 по витс увеличенный на единицу линейный код старших разр дов индицируемого числа.The first information inputs of the switches 4 from the outputs of the second code converter 2 will receive an increased by one linear code of the higher bits of the indicated number. Because in this cycle, the control input of the adder 19 from the second output of the counter 18 through the second element OR 15, the second element NOT 8 and the second element OR-NOT 13 will receive a high voltage level, due to which the code of the higher ones is increased by the outputs of the adder 19 bits of the indicated number, respectively, at the outputs of the second code converter 2 and the first information inputs of the switches 4, the linear code of the higher bits of the indicated number increased by one.

На матричном индикаторе 5 загор тс все элементы полных старших разр дов и неполного старшего разр да индицируемого числа, имеющие удельные веса меньше и равные удельному весу младших разр дов индицируемого числа. On the matrix indicator 5, all elements of the full high order bits and the partial high order of the displayed number are lit, having specific gravities less than and equal to the specific gravity of the low order bits of the indicated number.

В третьем такте цикла индикации (см. фиг. 2 г) на управл ющих входа коммутаторов 3, 4 по витс низкий уровень напр жени , обеспечивающий воздействие на элементы матричного индикатора 5, подводимых к вторым информационным входам коммутатором 3, 4.In the third cycle of the indication cycle (see Fig. 2d), the control inputs of the switches 3, 4 exhibit a low voltage level, providing an impact on the elements of the matrix indicator 5 connected to the second information inputs of the switch 3, 4.

Если в коде младших разр дов индицируемого числа отсутствуют единицы (т.е. ли- нейный код младших разр дов индицируемого числа имеет вид - 000...00), то на второй информационный вход коммутатора старшего разр да коммутаторов 3 с выхода первого элемента ИЛИ-НЕ 12 через третий элемент ИЛИ 16 поступает уровень логической 1, а на вторые информационные входы остальных коммутаторов 3 с выходов четвертого преобразовател 4 кода поступают уровни логического 0. Уровень логического 0, поступающий с выхода младшего разр да первого преобразовател 1 кода на второй вход элемента И 17, запрещает пе5 редачу уровн логической 1 с третьего выхода счетчика 18 на управл ющий вход Сумматора 19. Поэтому код старших разр дов индицируемого числа передаетс через сумматор 19 на входы второго преобразова0 тел 2 кода без изменений, второй преобразователь 2 кода в свою очередь преобразует его в линейный код старших разр дов этого индицируемого числа. Этот код поступает на входы третьего преобразовател 9 кода.If there are no units in the low-order code of the displayed number (i.e., the linear low-order code of the displayed number has the form - 000 ... 00), then to the second information input of the high-order switch of switches 3 from the output of the first OR element -NOT 12 through the third element OR 16 the logical level 1 arrives, and the second information inputs of the remaining switches 3 from the outputs of the fourth code converter 4 receive the logical 0 levels. The logical 0 level coming from the output of the least significant bit of the first code converter 1 the second input of AND element 17 prohibits the transfer of logic level 1 from the third output of counter 18 to the control input of the Adder 19. Therefore, the high-order code of the displayed number is transmitted through the adder 19 to the inputs of the second code converter 2 code 2 unchanged, the second code converter 2 in turn, converts it to a linear high-order code of this displayed number. This code is fed to the inputs of the third code converter 9.

5 На его выходе, удельный вес которого соответствует коду старшего разр да индицируемого числа, и соединенным с ним втором информационном входе коммутатора, из коммутаторов 4 второй группы по витс 5 At its output, the specific gravity of which corresponds to the high-order code of the displayed number, and the second information input of the switch connected to it, from the switches 4 of the second group according to

0 уровень логической 1, при этом на остальных вторых информационных входах коммутаторов 4 будет присутствовать уровень логического 0.0 logical level 1, while the remaining second information inputs of the switches 4 will have a logical level of 0.

На матричном индикаторе остаетс го5 реть только один ее элемент, номер которого численно равен входному числу.On the matrix indicator, only one element of it remains to be burned, the number of which is numerically equal to the input number.

Если в коде младших разр дов индицируемого числа присутствует единица (еди- ницы), что только по одному из выходовIf the low-order code of the displayed number contains one (s), that only one of the outputs

0 четвертого преобразовател 1 0 кода, удельный вес которого соответствует коду младшего разр да индицируемого числа и соединенным с ним первом втором информационном входе коммутатора из коммута5 торов 3 первой группы по витс уровень логической 1. На второй вход элемента И 17 поступит уровень логической 1, разрешающий передачу высокого уровн напр жени с третьего выхода счетчика 18 на управл ю0 щий вход сумматора 19. На выходе сумматора 19 по витс код индицируемого числа старшего разр да, увеличенный на единицу, и соединенным с ним втором информационном входе коммутатора входе коммутатора0 of the fourth converter 1 0 of the code, the specific gravity of which corresponds to the low-order code of the displayed number and the first second information input of the switch connected to it from the switches 5 of the switches 3 of the first group, logic level 1 is reached. Logic level 1 will go to the second input of AND 17 transmission of a high voltage level from the third output of the counter 18 to the control input of the adder 19. At the output of the adder 19, the code for the indicated number of the senior digit, increased by one, and the second connected to it m information input switch input switch

5 из коммутаторов 4 второй группы по витс уровень логической 1. Т.е. в этом случае на матричном индикаторе 5 остаетс гореть только один ее элемент, номер которого численно равен входному числу.5 of the switches 4 of the second group according to wits logical level 1. That is, in this case, only one of its elements remains on the matrix indicator 5, the number of which is numerically equal to the input number.

0 Например, при индикации числа 74 (при максимальном индицируемом числе 100) на входные информационные шины устройства поступает код 0111.0100, причем, на вход первого преобразовател 1 кода подводит5 с код 0100, а на второй информационный вход сумматора - код 0111. На выходах первого преобразовател 1 кода имеем линейный код 0000001111, на выходах четвертого преобразовател 10 кода -0000001000, а на0 For example, when displaying the number 74 (with a maximum displayed number of 100), the code 0111.0100 is received at the input information buses of the device, and, at the input of the first code converter 1, it sends 5 with the code 0100, and the code 0111 is sent to the second information input of the adder. 1 code we have a linear code 0000001111, at the outputs of the fourth converter 10 code -0000001000, and on

выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИexits of elements EXCLUSIVE OR

11 в первом такте цикла индикации имеем код 1111110000, а во втором и третьем тактах - 0000001111. В первом такте цйШ индикации на выходе сумматора имеем код 0111 (т.к. на управл ющем входе сумматора 19 уровень логического 0), поэтому на выходах второго преобразовател 2 кода будем иметь линейный код 0001111111. Во втором и третьем тактах на выходах сумматора имеем код 1000{т.к. на управл ющем входе сум- матора 19 уровень логического 1), поэтому при выходах второго преобразовател 2 кода имеем линейный код 0011111111, а на выходах третьего преобразовател 9 кода код-0010000000.11 in the first cycle of the display cycle we have the code 1111110000, and in the second and third cycles - 0000001111. In the first cycle of the display at the output of the adder we have the code 0111 (since the control input of the adder 19 has a logic 0 level), therefore, the outputs of the second code converter 2 we will have a linear code 0001111111. In the second and third clocks at the outputs of the adder we have a code 1000 {unnecessarily. at the control input of the adder 19, the logic level is 1), therefore, at the outputs of the second code converter 2, we have a linear code 0011111111, and at the outputs of the third converter 9, the code is code 0010000000.

В первом такте цикла индикации на матричный индикатор 5 воздействуют коды 1111110000 (на горизонтальные шины) и 0001111111 (на вертикальные шины), т.о., в возбужденном состо нии будут находитьс элементы матричного индикатора 5 с удельным весом 5, 6,..., 9, 10 по младшим разр дам и с удельным весом 1,26,7 поIn the first cycle of the display cycle, the matrix indicator 5 is affected by the codes 1111110000 (on horizontal buses) and 0001111111 (on vertical buses), i.e., in the excited state there will be elements of the matrix indicator 5 with a specific gravity of 5, 6, ... , 9, 10 in the lower order and with a specific gravity of 1.26.7 in

старшим разр дам: всего 6 х 7 42 элемента . Во втором такте на матричный индика- тор 5 воздействуют воды 0000001111 и 0011111111 в возбужденном состо нии будут находитьс элементы шкалы с удельным весом 1,2,3,4 по младшим разр дам и сsenior ranks: total 6 x 7 42 elements. In the second cycle, the matrix indicator 5 is affected by water 0000001111 and 0011111111 in an excited state, there will be elements of the scale with a specific gravity of 1,2,3,4 in the least significant bits and with

удельным весом 1.27,8, по старшим раз- specific gravity 1.27.8, according to older

р дам: всего 4 х 8 32 элемента.I will give: only 4 x 8 32 elements.

В третьем такте на матричный индикатор 5 воздействуют коды 0000001000 и 0010000000. в возбужденном состо нШгна- ходитс только 74 ее элемент. - In the third step, the matrix indicator 5 is affected by the codes 0000001000 and 0010000000. In the excited state, only 74 of its elements are present. -

Т.о., за первые два такта возбуждаютс 42 + 32 74 элемента, а в третий такт возбуждаетс только 74-й элемент.Thus, 42 + 32 74 elements are excited in the first two measures, and only the 74th element is excited in the third cycle.

Потребление электроэнергии, поступающей от источника питани дл индикации входного кода, в предлагаемом устройстве на 16% меньше, чем в прототипе, в результате этого также на 16% снижаетс нагрузка на выходные цепи коммутаторов.The power consumption from the power source for indicating the input code in the proposed device is 16% less than in the prototype, as a result of this, the load on the output circuits of the switches is also reduced by 16%.

Причем, ркость свечени элементов световой шкалы, номер которого cooTeefcT вует величине входного кода, на 16% превышает ркость свечени любого из возбужденных элементов матрицы прототипа и в два раза выше ркости свечени лю- бого из остальных возбужденных элементов матричного индикатора предлагаемого устройства .Это обсто тельство с одной сторонъг обеспечивает увеличение достоверности индикации результатов измерени , т.к. отсутствие рко свет щегос элемента в конце матричного индикатора предупреждает оператора о неисправности матричного индикатора или электронных схем устройства,Moreover, the luminosity of the elements of the light scale, the number of which cooTeefcT is the value of the input code, is 16% higher than the luminescence of any of the excited elements of the prototype matrix and is twice as high as the luminescence of any of the other excited elements of the matrix indicator of the device proposed. This is a circumstance on the one hand, it provides an increase in the reliability of the indication of the measurement results, since the absence of a brightly lit element at the end of the matrix indicator warns the operator about a malfunction of the matrix indicator or electronic circuits of the device,

а с другой стороны обеспечивает снижение мощности, потребл емой матричным индикатором , облегчает тепловой режим устройства и повышает его надежность, а следовательно способствует увеличению срока службы.on the other hand, it provides a reduction in the power consumed by the matrix indicator, facilitates the thermal regime of the device and increases its reliability, and therefore contributes to an increase in the service life.

Claims

SUMMARY OF THE INVENTION A matrix indicator control device comprising a first code converter, the input of which is the first information input of the device, a second code converter, switches of the first and second groups, the outputs of which are connected to the horizontal and vertical buses of the matrix indicator, a clock, two elements NOT . characterized in that, in order to increase reliability, two code converters are introduced into it, EXCLUSIVE OR elements, two OR-NOT elements, three OR elements, AND element, counter and adder, the first information input of which is connected to the zero potential bus, and the second the information input is the second information input of the device, the adder output is connected to the input of the second code converter, the output of which is connected to the first information inputs of the switches of the second group and to the inputs of the third code converter, the output which are connected to the second information inputs of the switches of the second group, the control inputs of which are connected to the output of the first OR element and to the control inputs of the switches of the first group, the first information inputs of which are connected to the outputs of the corresponding EXCLUSIVE OR elements. the first inputs of which are connected to the corresponding inputs of the first and corresponding inputs of the fourth code converter, and the second inputs are connected to the first output of the counter and to the first input of the first OR element, the second input of which is connected to the first input of the second OR element and to the second output of the counter, a clock input which is connected to the output of the clock generator, and the third output is connected to the input of the first element NOT and to the first input of the element And, the second input of which is connected to the output of the least significant bit of the first pre a code reader and with the first input of the first OR-NOT element, the second input of which is connected to the output of the first NOT element, and the output is connected to the first input of the third OR element, the second input of which is connected to the high-order output of the fourth code converter, and the output is connected to the second the information input of the senior switch of the switches of the first group, the second information inputs of the remaining switches of the first group are connected to the corresponding outputs of the fourth code converter, the output of the And element is connected to the second input of the second element

OR, the output of which is connected to the input of the second element NOT, the output of which is connected to the first input of the second element OR, the second input of which is connected to the high-order output of the third code converter, and the output is connected to the control input of the adder.

FIG. 7

g

t Lii.21

t

122.3

p-1-M

n-1 Cn-tf

tin sh. mj

n CmJ

P

4-;

I

..J

9№

t-11 fwJ

Fig i