SU1210563A1

SU1210563A1 - Устройство визуального контрол значени электрической величины

Info

Publication number: SU1210563A1
Application number: SU843794600A
Authority: SU
Inventors: А.В. Бушма; С.В. Свечников; И.П. Гринберг; Н.И. Сыпко
Original assignee: Институт Полупроводников Ан Усср
Priority date: 1984-08-24
Filing date: 1984-08-24
Publication date: 1986-09-30
Also published as: BG47616A1

Description

1

Изобретение относитс к измерительной технике и может быть использовано при создании устройства отображени информации с дискретно-аналоговым индикатором.

Целью изобретени вл етс повышение точности оперативного визуального допускового контрол информационного кодированного сигнала путем изменени (удельного веса шин младших и старших разр дов дискретно-аналогового индикатора (ДАЙ) при сохранении соотношени их удельного веса, формы отсчета на ДАЙ и двухтактного формировани свет щейс линии на шкале.

Структурна схема устройства приведена на чертеже.

Устройство содержит входной преобразователь кода 1, первый блок суммировани 2, первый дополнительный преобразователь кода 3, дискретно-аналоговый индикатор (ДАЙ) 4, второй блок суммировани 5, второй дополнительный преобразователь кода 6, блок коммута- торов 7s блок контрол четности 8, тактовый генератор 9.

Первый выход входного преобразовател кода 1 соединен с первым входом блока суммировани 2. Первый вход входного преобразовател кода 1 вл етс первым входом устройства. Вторым .входом устройства вл етс первый вход блока суммировани 5, второй вход которого соединен с вторым выхо- ,дом входного преобразовател кода 1, второй вход которого вл етс третьим входом устройства и соединен с входом блока контрол четности 8, выход которого соединен с вторым входрм блока суммировани 2. Первый выход так- тового генератора 9 соединен с управл ющим входом блока коммутаторов 7, а второй выход - с первым входом дополнительного преобразовател кода 3, второй вход которого соединён с выхо- дом блока суммировани 2. Выход блока суммировани 5 соединен с первым сигнальным входом блока коммутаторов 7 и входом дополнительного прбюбразо- вател кода 6, выход которого соеди- нен с вторым сигнальным входом блока коммутаторов 7, выход которого соединен с первым входом ДАМ 4, второй вход которого соединен с выходом преобразовател кода 3, При этом первый и второй выходы входного преобразовател кода 1 образуют тины с четным удельнь1м весом.

Устройство работает следующим образом .

На его входы поступает двоичный код, например, код семисегментного цифрового индикатора, содержащий информацию о 2 /2 дес тичных разр дах числа, подлежащего отображению. Код младшего дес тичного разр да обрабатываетс входным преобразователем кода 1, код среднего разр да преобразовател кода 1 и блоком контрол Четности 8, а код неполного старшего разр да - блоком суммировани -5. На выходе преобразовател кода 1 формируетс единичный код, в котором числа представлены количество м знаков числа младшего разр да, который поступает в блок суммировани 2, и единичный код числа среднего разр да,: поступающий в блок суммировани 5. На выходе блока контрол четности 8 устанавливаетс единичный потенциал при нечетном числе в среднем дес тичном разр де входного кода. Блок суммировани 5 складывает коды числа среднего дес тичного разр да, поступанлцего с второго выхода преобразовател кода 1 , и числа старшего дес тичного разр да с соответствующим удельным весом. На выходе блока суммировани 5 формируетс единичный код суммы, i который поступает на вход преобразовател кода 6 и на второй сигнальный вход блока коммутаторов 7. На выходе преобразовател 6 формируетс единичный позиционный код, в котором число выражаетс положением знака 1 в р ду знаков О суммы, который поступает на первый сигнальный вход блока коммутаторов 7. Блок суммировани 2 складывает число младшего дес тичного разр да, поступающее с первого выхода преобразовател кода 1, и число с выхода блока контрол четности 8 с со- ответствующим удельным весом. С выхода блока суммировани 2 код суммы поступает на второй вход преобразовател кода 3.

На его выходе формируютс единичный код суммы при нулевом логическом уровне, поступающем от тактового генератора 9, и единичный код максимального числа младших разр дов, если от тактового генератора 9 подводитс логическа 1, Кроме того,.импульсы тактового генератора 9, имеющие скважность два, поступают на управл ющий

вход блока коммутаторов 7. Возбуждение ДАЙ 4 происходит в соответствии с кодами на вькоде преобразовател кода 3 и блока коммутаторов 7 в два такта. В течение первого.такта при логической 1 на выходе тактового генератора 9 возбуждаютс все полные старшие разр да ДАЙ 4 из числа участвующих в индикации. Во врем этого такта с выхода преобразовател кода З на шины младших разр дов ДАЙ 4 подводитс единичный код максимального числа младших разр дов, а с выхода блока коммутаторов 7 на шины старших разр дов ДАЙ 4 - единичный код суммы, поступающий на первые сигнальные входы блока 7. В течение второго такта при логическом О на выходе тактовоРедактор О.Курасона .

Заказ 5268/2Тираж 728Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

го генератора 9 возбз/ткдаютс элементы одного неполного старшего разр да ДЛИ 4 из числа участвующих в индикации . Во врем этого такта с вьпсода преобразовател кода 3 на шинь( младших разр дов ДАЙ 4 подводитс единичный код числа, сформированного первым блоком суммировани 2, а с выход; блока коммутаторов 7 на шины старших разр дов ДАЙ 4 - единичный позиционный код суммы, поступивший на вторые сигнальные входы блока 7. Частоту тактовых импульсов выбирают вьш1е кри- .тической частоты сли ни мельканий, поэтому оператор наблюдает на ДАЙ 4 свет щуюс линию, длина которой пропорциональна числу, код которого подводитс на вход устройства.

6

г

Составитель С.Лебедев Техред М.Маргентал

Корректор М.Шароши

Claims

УСТРОЙСТВО ВИЗУАЛЬНОГО КОНТРОЛЯ ЗНАЧЕНИЯ ЭЛЕКТРИЧЕСКОЙ ВЕЛИЧИНЫ, содержащее входной преобразователь кода, первый вход которого яв— ляется первым входом устройства, блок коммутаторов, управляющий вход которого соединен с первым выходом тактового генератора, а выход соединен с первым входом дискретно-аналогового индикатора, отлич а ю щ е е ся тем, что, с целью повышения точности оперативного визуального допускового кбнтроля кодированного сигнала, в него введены первый дополнительный преобразователь кода, выход которого соединен с вторым входом диекретно-аналогового индикатора, а первый вход с вторым выходом тактового генератора, второй дополнительный преобразователь кода, выход которого соединен с первым сигнальным входом блока коммутаторов, первый блок суммирования, выход которого соединен с вторым входом первого дополнительного преобразователя кода, а первый вход — с первым выходом входного преобразователя кода, второй блок суммирования, выход которого соединен с входом второго дополнительного преобразователя кода и с вторым сигнальным входом блока !S коммутаторов, первый вход является вторым входом устройства, а второй вход соединен с вторым выходом входного преобразователя кода, и блок контроля четности, выход которого соединен с вторым входом первого дополнительного преобразователя кода, а вход является третьим входом устройства и соединен с вторым входом входного преобразователя кода.

SU „,1210563 >