SU1256165A1 - Преобразователь уровней (его варианты) - Google Patents
Преобразователь уровней (его варианты) Download PDFInfo
- Publication number
- SU1256165A1 SU1256165A1 SU853871004A SU3871004A SU1256165A1 SU 1256165 A1 SU1256165 A1 SU 1256165A1 SU 853871004 A SU853871004 A SU 853871004A SU 3871004 A SU3871004 A SU 3871004A SU 1256165 A1 SU1256165 A1 SU 1256165A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- pair
- transistor
- type
- pairs
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к полупроводниковой электронике. Может использоватьс дл преобразовани уровней электрических сигналов, в частности дл преобразовани уровней сигналов транзисторно-транзисторной логики в уровни сигналов логики на 7ff 12 ПЕ 9 комплементарных полевых транзисторах с изолированным затвором или в уровни сигналов приборов с зар довой св зью. Цель изобретени - повышение быстродействи - достигаетс за счет того, что в преобразователь уровней, выполненный на шести МОП-транзисторах , дополнительно введены седьмой и восьмой МОП-транзисторы первого типа . Преобразователь уровн (выпол- . ненный по первому варианту) содержит МОП-транзисторы 1-8, из которых 1, 4 образуют первую комплементарную пару, а 2, 5 и 3, 6 вторую и третью пары, шины 9, 10 и 11 питани , входную шину 12, выходные шины 13 и 14. Схема преобразовател уровн по второму варианту приводитс в описании изобретени . 2 с,п. ф-лы, 2 ил о с s (Л // п р1 п щ /J Staofii tc ел О5 О СП iLJh 74 . фиг.1
Description
1
Изобретение относитс к полупроводниковой электронике и может использоватьс дл преобразовани уровней электрических сигналов, в частности дл преобразовани уровней сигналов транзисторно-транзисторной логики (ТТЛ) в уровни сигналов логики на комплементарных полевых транзисторах с изолированным затвором (км ДП) или в уровни питани приборов с зар довой св зью (ПЗС).
Цель изобретени - повышение быстродействи преобразовател уровней На фиг. 1 и 2 изображены соответственно преобразователи уровней по первому и второму вариантам, предназначенные дл преобразовани положительного входного в положительное выходное напр жение.
Преобразователь уровн по первому варианту содержит восемь МОП-транзисторов 1-8, из которых 1, 4 образуют первую комплементарную пару, а 2, 5 и 3, 6 вторую и третью, из которых перва включена между первой 9 и второй 10 шинами питани , а втора и треть - между первой 9 и третьей 11 шинами питани , затворы транзисторов 1, 4,3 и 7 соединены с входной шиной 12, затворы транзисторов 2 и 8 - с выходом первой пары (сток транзистора 1), а затворы транзисторов 5 и 6 с выходами соответственно третьей .(сток транзистора 3) и второй (сток транзисто- 5 2) пар, причем транзисторы 7 и 8 включены между второй шинЬй 10 питани и стоками транзисторов 2 и 3, соединенных соответственно с выходными шинами 13 и 14.
Преобразователь уровн по в гором варианту содержит шесть транзисторов 1-6, образующих три комплементарные пары, из которых 1, 4 образуют первую комплементарную пару, включенную между первой и второй шинами 9 и 10 питани , 2, 5 - вторую, включенную между входной шиной 12 и третьей шиной 11 питани , 3, 6 .- третью, включенную между выходом первой пары (сток транзистора 9) и третьей шиной П питани , и два диода 15 и 16, включенные встречно- параллельно транзисторам 2 и 3 соот
ветственно, причем затворы транзисторов 1, 3 и 4 соединены с входной шиной 12, затвор транзистора 2 - со стоком транзистора 1, а затворы
5
2
транзисторов. 5 и 6 - с выходами соответственно третьей (сток транзистора 3) и второй (сток транзистора 2) пар.
Преобразователь уровней по первому варианту работает следующим образом .
Транзисторы 1 и 4 образуют инвертор входного сигнала и служат дл формировани на двух входах триггера , образованного транзисторами 2, 3, 5 и 6, взаимоинверсных сигналов управлени .
Пусть в исходном состо нии на входной шине 12 присутствует нуле- . вой потенциал (потенциал шины 9). Транзисторы 4, 2 и 6 открыты, а ос
тальные закрыты. На шине 13 присутствует потенциал шины 9, на шине 14- потенциал шины 11.
При изменении уровн сигнала на входной шине 12 на единичный потенциал (потенциал шины 10) транзистор 7 открываетс и фо: сированно перезар жает область стока трензистора 5. Это изменение, воздейству на затвор транзистора 6, вызьшает его подзапи- рание. Одновременно единичный потен- циал входной шины отпирает транзистор 3. Таким образом, отпирание транзистрра 3 и запирание транзистора 6 происход т одновременно и регенеративный процесс опрокидывани триггера на транзисторах 2, 3, 5 и 6 происходит быстрее, причем в данном случае пороговые свойства транзистора 5 не вли ют на этот процесс, г После окончани переходных процессов транзисторы 4, 3 и 5 оказываютс открытыми , на шине 13 присутствует потенциал шины 11, а на шине 14 - потенциал шины 9,
Преобразователь уровней по второму варианту работает следующим образом .
Пусть в исходном состо нии на входной шине 12 присутствует нуле-. вой потенциал (потенциал шины 9). Транзисторы 4, 2 и 6 открыты, а остальные закрыты На шине 13 присутствует потенциал шины 9, а на шине 14 - потенциал шины П.
При изменении уровн сигнала на входной шине 12 на единичный потен- циал (потенциал шины 10) транзисторы 1 и 3 открываютс . Одновременно входной сигнал через открытый ди- од 15 перезар жает область стока
31
транзистора 5, подзапира транзистор 6. Таким образом, как и в первом варианте, отпирание транзистора 3 и запирание транзистора 6 происход т одновременно и регенеративный процес опрокидывани схемы осуществл етс быстрее, причем пороговые свойства транзистора 5 не вли ют на этот процесс . После окончани опрокидывани схемы транзисторы 1, 3 и 5 оказыва- ютс открытыми, а остальные закрытыми . На шине 13 присутствует потенциал шины II, а на шине 14 - потенциал шины 9.
Дл преобразовани положительного входного напр жени в бипол рное выходное тип проводимости всех транзисторов измен етс на противоположный , втора шина питани соедин етс с общим проводом, к первой шине под- ключ аетс положительна ЭДС, к третьей - отрицательна .
По сравнению с известным быстродействие предлагаемого преобразовател уровней повьш1аетс за счет разре- шени технического противоречи между необходимостью сохранени ключевого режима схемы дл обеспечени ее экономичности и необходимостью ее перевода в линейный режим дл повы- шени быстродействи . В начальные моменты переключени в качестве активных элементов выступают введенные транзисторы или диоды, которые закрываютс после начала регенеративно- го процесса перебрасывани триггера.
Ф о р м ула изобретени
1. Преобразователь уровней, со- держащий шесть МОП-транзисторов, образующих три комплементарные пары, из которых перва включена между первой и второй шинами питани , а втора и треть - между первой и третьей шинами питани , затворы
654
транзисторов первой пары и МОП-транзистора первого типа третьей пары соединены с входной шиной, затвор транзистора первого типа второй пары - с выходом первой пары, а затворы МОП транзисторов второго типа второй и третьей пар - с выходами третьей и второй пары соответственно , соединенными также с соответствующими выходными шинами, отличающийс тем, что, с целью повышени быстродействи , в него введены седьмой и восьмой МОП-тран- зиcтJOpы первого типа, включенные между выходами соответственно второй и третьей пары и второй шиной питани , причем их затворы соединены соответственно с входной шиной и выходом первой пары.
2. Преобразователь уровней, содержащий шесть МОП-транзисторов, образующих три комплементарные пары, из которых перва включена между первой и второй шинагог питани , а втора и треть истоками МОП-транзисторов второго типа соединены с третьей шиной питани , затворы транзисторов первой пары и транзистора первого типа третьей пары соединены с входной шиной, затвор транзистора первого типа второй пары - с выходом первой пары, а затворы транзисторов второго типа второй и третьей пар - с выходами третьей и второй пары соответственно, соединенными также с выходными шинами, отличающийс тем, что, с целью повышени быстродействи , в него ведены первый и второй диоды, вклюенные встречно-параллельно транисторам первого типа второй и треьей пары, причем истоки транзистоов первого типа второй и третьей ары соединены соответственно с ходной шиной и выходом первой пары.
70
ПР
Ц
JrlfifiL
/J
/
Claims (2)
- Ф о р м ула изобретения1. Преобразователь уровней, со- 4Q держащий шесть МОП-транзисторов, образующих три комплементарные пары, из которых первая включена между первой и второй шинами питания, а вторая и третья - между первой и третьей шинами питания, затворы' транзисторов первой пары и МОП-транзистора первого типа третьей пары соединены с входной шиной, затвор транзистора первого типа второй па5 ры - с выходом первой пары, а затворы МОП транзисторов второго типа второй и третьей пар - с выходами третьей и второй пары соответственно, соединенными также с соответст,0 вующими выходными шинами, отличающийся тем, что, с целью повышения быстродействия, в него введены седьмой и восьмой МОП-транзисторы первого типа, включенные '5 между выходами соответственно второй и третьей пары и второй шиной питания, причем их затворы соединены соответственно с входной шиной и выходом первой пары.
- 2. Преобразователь уровней, содержащий шесть МОП-транзисторов, образующих три комплементарные пары, из которых первая включена между первой и второй шинами питания, а вторая и третья истоками МОП-транзисторов второго типа соединены с третьей шиной питания, затворы транзисторов первой пары и транзистора первого типа третьей пары соединены с входной шиной, затвор транзистора первого типа второй пары - с выходом первой пары, а затворы транзисторов второго типа второй и третьей пар - с выходами третьей и второй пары соответственно, соединенными также с выходными шинами, отличающийся тем, что, с целью повышения быстродействия, в него введены первый и второй диоды, включенные встречно-параллельно транзисторам первого типа второй и третьей пары, причем истоки транзисторов первого типа второй и третьей 45 пары соединены соответственно с входной шиной и выходом первой пары.фиг. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853871004A SU1256165A1 (ru) | 1985-03-20 | 1985-03-20 | Преобразователь уровней (его варианты) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853871004A SU1256165A1 (ru) | 1985-03-20 | 1985-03-20 | Преобразователь уровней (его варианты) |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1256165A1 true SU1256165A1 (ru) | 1986-09-07 |
Family
ID=21168358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853871004A SU1256165A1 (ru) | 1985-03-20 | 1985-03-20 | Преобразователь уровней (его варианты) |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1256165A1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2468509C2 (ru) * | 2007-05-31 | 2012-11-27 | Квэлкомм Инкорпорейтед | Регулируемое входное приемное устройство для высокоскоростного интерфейса с низким уровнем мощности |
RU2469472C1 (ru) * | 2011-06-29 | 2012-12-10 | Открытое акционерное общество "Конструкторско-технологический центр "ЭЛЕКТРОНИКА" | Устройство восстановления уровня сигнала в схемах с программируемой коммутацией |
RU2667798C1 (ru) * | 2017-11-20 | 2018-09-24 | Владимир Владимирович Шубин | Преобразователь уровня напряжения |
-
1985
- 1985-03-20 SU SU853871004A patent/SU1256165A1/ru active
Non-Patent Citations (1)
Title |
---|
Мкртч н С. О. Преобразователи уровней логических элементов. - М.: Радио и св зь, 1982, с„ 35, рис, 25. * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2468509C2 (ru) * | 2007-05-31 | 2012-11-27 | Квэлкомм Инкорпорейтед | Регулируемое входное приемное устройство для высокоскоростного интерфейса с низким уровнем мощности |
RU2469472C1 (ru) * | 2011-06-29 | 2012-12-10 | Открытое акционерное общество "Конструкторско-технологический центр "ЭЛЕКТРОНИКА" | Устройство восстановления уровня сигнала в схемах с программируемой коммутацией |
RU2667798C1 (ru) * | 2017-11-20 | 2018-09-24 | Владимир Владимирович Шубин | Преобразователь уровня напряжения |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4100429A (en) | FET Logic circuit for the detection of a three level input signal including an undetermined open level as one of three levels | |
SU1256165A1 (ru) | Преобразователь уровней (его варианты) | |
US4521695A (en) | CMOS D-type latch employing six transistors and four diodes | |
SU1538246A1 (ru) | Преобразователь уровней сигналов на МДП-транзисторах | |
SU619066A1 (ru) | Интегральный логический элемент | |
SU1582352A1 (ru) | Логический элемент | |
SU1138929A1 (ru) | @ -Триггер | |
SU1471306A1 (ru) | Преобразователь уровн напр жений на КМОП-транзисторах | |
SU1465939A1 (ru) | Триггер на дополн ющих МДП-транзисторах | |
JPH0687536B2 (ja) | 相補的入力回路 | |
SU1196952A1 (ru) | Посто нное запоминающее устройство | |
SU535010A1 (ru) | Устройство выхода мдп интегральных схем на индикатор | |
SU1182665A1 (ru) | Элемент с трем состо ни ми | |
SU1319273A1 (ru) | Устройство преобразовани уровней логических сигналов на КМОП-транзисторах | |
SU919089A1 (ru) | Устройство согласовани ТТЛ-элементов с МДП-элементами | |
SU1129739A1 (ru) | Преобразователь уровней напр жени на дополн ющих МДП-транзисторах | |
SU1274146A1 (ru) | Электронный ключ | |
SU1058055A1 (ru) | Полупроводниковый ключ | |
SU953732A2 (ru) | Инвертор на полевых транзисторах с управл ющим переходом | |
SU1140245A1 (ru) | Усилитель-формирователь выходных сигналов посто нных запоминающих устройств на МОП-Транзисторах | |
SU1372597A1 (ru) | Г-триггер | |
SU868836A1 (ru) | Ячейка пам ти дл регистра сдвига | |
SU1097162A1 (ru) | @ -Значный инвертор | |
SU1465940A1 (ru) | Триггер на МДП-транзисторах | |
SU1200387A1 (ru) | К5 -триггер |