SU1254462A1 - Устройство дл вычислени булевых функций - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при обработке бинарных сигналов в устройствах программного и логического управлени  технологическими агрегатами и установками. Цель изобретени  - повышение быстродействи . Устройство обрабатывает булевые функции, представленные в виде последовательности машинных кодов, в соответствии с заданной управл ющей программой.- Про .J грамма состоит из конечного числа выражений, разделенных операторами начала выражени . Устройство содержит функциональный логический преобразователь , счетчик, блок пам ти и два триггера. На информационный вход устройства последовательно подаютс  двоичные значени  переменных вычисл емой булевой функции. В зависимости от реализуемой функции на управл ющие входы устройства подаетс  соответствующий набор управл ющих сигналов, определ ющий логику работы устройства. Промежуточные результаты вычислений с выходов функционального логического преобразовател  записываютс  в триггеры и, при наличии скобок в вычисл емом выражении, в блок пам ти. С выходов триггеров и блока пам ти информаци  поступает на входы преобразовател  дл  дальнейшей обработки. Окончательный ре зультат вычислений выдаетс  на информационный выход устройства при поступлении сигналов окончани  вычислени  или вы влении определенных .логических признаков. 1 ил., 6 табл. i (Л to СП N 4ib CD ГО

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при о.бработке бинарных сигналов, например, в устройствах программного и логического управлени  технологическими агрегатами и установками.

Цель изобретени  - повЕЛпение быстродействи .

На чертеже представлена функцио- нальнай схема устройства.

Устройство содержит информационный вход 1, синхровход 2, входы 3 и 4 кода операции, вход 5 Инверси , вход 6 Открывающа  скобка, вход 7 Инкремент вход 8 Декремент, вход 9 Закрывающа  скобка, триггеры 10 и 11, блок 12 пам ти, счетчик .13, функциональный логический преобразователь 14, управл ющий выход 15, информационный выход 16.

Функциональный логический преобразователь 14 содержит входы 17 и 18 промежуточных результатов, информационный вход 19, входы 20 и 21 кода операции, входы 22 Инверси , входы 23 и 24 промежуточных результатов, вход 25 Инверси , вход 26 кода операции, вход 27 Закрывающа  скобка, выходы 28 и 29 промежуточных результатов.

На входы 2,7,8 поступают тактовые сигналы соответственно Строб триггеров 10 и 11, Инкремент и.. Декремент счетчика 13 скобок.

На входы 3 и 4 поступают сигналы образующие коды операций, указанные в табл.1.

На вход 5 поступает сигнал Инверси  .

При этом логический нуль соответствует отсутствию инверсии, а логическа  единица - наличию инверсии.

Таблица

начало выражени 

На входы 6 и 9 поступают сигналы соответственно ( - скобка открывающа ,

II П ,,

rt . II

5

0

5

0

5

совмещаема  с операторами и +, и ) - скобка закрывающа , совмещаема  с оператором т. При этом логический нуль соответствует отсутствию скобки, а логическа  единица - наличию скобки.

Устройство обрабатывает булевые функции, представленные в виде последовательности машинных кодов, в со- ответствии с заданной управл ющей программой, поступающей на входы 2-9 устройства. Программа состоит из конечного числа вьфажений (булевых функций), разделенных операторами начала вьфажени .

Устройство работает следующим образом.

На вход 1 подаютс  входные переменные вычисл емой булевой функции, представленные бинарными сигналами. В зависимости от реализуемой функции на входы 2-9 устройства подаетс  надлежащий набор управл ющих сигналов , в соответствии с которыми, и работает устройство.

Информаци  с выходов 28 и 29 пос- тупйет на информационные входы триг- геров 10 и 11, которые по сигналу Строб на входе 2 устанавливаютс  в состо ни , соответствующие результатам обработки.

При наличии на входах 3 и 4 сигналов , образующих код операции : - начало выражени , и в зависимости от значени  сигнала инверсии на входе 5 триггеры 10 и 11 устанавливаютс  в состо ни  в соответствии с табл.2.

Таблица2

При наличии на входах 3 и 4 сигналов , образующих код операции . - конъюнкци , единичном состо нии 55 триггера 10 и в зависимости от значени  сигнала инверсии на входе 5, триггеры 10 и 11 устанавливаютс  в состо ни  в соответствии с табл.3.

Таблица 3

Предыдущее состо ние

При наличии на входа х 3 и 4 сигна- 5 лов, образуюпщх код операции + - дизъюнкци , нулевом состо нии тригге- ра 11 ив зависимости от значени  сигнала инверсии на входе 5, .триггер 10 устанавливаетс  в состо ние, 20 соответствующее пр мому или инверсному значению входного информационного сигнала, а триггер 11 в состо ние соответствующее дизъюнкции предьщу- щих состо ний триггеров 10 и 11, как показано в табл.4.

Таблица 4

При наличии на входах 3 и 4 кода 50 операции конъюнкци  и нулевом состо нии триггера 10 или при наличии на тех же входах кода операции дизъюнкци  и единичном состо нии триггера . 1 1 указанные операции не произво- 55 д тс . При этом на выходе 15 устройства выдаетс  логическа  единица, служаща  сигналом о том, что на вхо

ды 3 и 4 устройства следует подавать код очередной операции.

Результат очередной операции по каждому элементарному циклу и конечный результат вычислени  булевой функции образуютс  как дизюънкци  (по таб-л.5) состо ни  триггеров 10 и 11, сигналы с единичных выходов которых поступают на входы 17 и 18 преобразовател  14. При этом результат вычислений выдаетс  на информационный выход 16 устройства.

Таблица 5

В цикле с открывающей скобкой на вход 6 поступает логическа  единица, котора  переводит блок 12 пам ти в состо ние ЗАПИСЬ информации с инверсных выходов триггеров 10 и 11, сигнала инверсии с входа 5 и сигнала с входа 3. Указанна  информаци  заноситс  в блок 12 пам ти через его информационные входы по адресу, поступающему с выхода счетчика 13 скобок. После окончаний записи на вход 7 поступает логическа  единица, по которой производитс  инкремент содержимого счетчика

13 скобок.

В цикле с закрывающей скобкой на вход 9 поступает логическа  единица котора  по входу 27 подготавливает преобразователь 14 к приему .сигналов с выходов блока 12 пам ти. При этом на входе 6 присутствует логический нуль, по которому блок 12 пам ти переводитс  в состо ние ЧТЕНИЕ , а на вход 8 поступает тактовый сигнал, по которому происходит декремент содержимого счетчика 13 скобок. Сформированный в результате декремента адрес с выхода счетчика 13 скобок поступает на адресные входы блока 12 пам ти.

Считанна  по этому адресу информаци  поступает на указанные входы преобразовател  1Д и обрабатываетс  в нем в соответствии с табл.6. После обработки информаци  с выходов

Коды состо ний сигналов на входах 26,25,24,23,18,17 преобразовател  14

Формула иэобретени

Устройство дл  вычислени  булевых функций, содержащее триггеры и блок пам ти, причем инверсный выход первого триггера соединен с первым информационным входом блока пам ти , отличающеес  тем что, с целью повьшени  быстродействи  , в него введены счетчик и функ- циональньй логический преобразователь , выполненный на блоке пам ти, причем информационный вход устройства соединен с информационным входом функционального логического преобра эовател , первый и второй входы промежуточных результатов которого соединены с пр мыми выходами первого и второго триггеров соответственно , инверсный выход второго триггера соединен с вторым информационным входом блока пам ти, третий и чет- вертый информационный входы которого соединены с входом Инверси  и первым входом кода операции устройства соответственно, вход управлени  записью блока пам ти соединен с входом Открывающа  скобка

28 и 29 поступает на информа - ционные входы триггеров 10 и 11 и записываетс  в них по сигналу СтробJ поступающему с входа 2.

Таблица 6

Состо ние сигналов на выходах

5

0

5

устройства, группа адресных входов блока пам ти соединена с группой выходов счетчика, входы пр мого и обратного приращени  которого соединены соответственно с входами Инкремент и Декремент устройства, вход Инверси , первый и второй входы кода операции и вход Закрывающа  скобка которого соединены с первым входом Инверси , первым и вторым входами кода операции и входом Закрывающа  скобка функционального логического преобразовател  соответственно, третий и четвертый входы промежуточных результатов, второй вход Инверси  и третий вход кода операции функционального логического преобразовател  соединены с первым и вторым, третьим и четвертым инверсными выходами блока пам ти соответственно, первый и второй выходы промежуточных результатов функционального логического преобразовател  соединены с информационными входами соответственно n&jtBoro и второго триггеров, синхровходы которых соединены с синхровходом устройства, информационный и управл ющий выходы

712544628

функционального логического преобра- и управл ющим выходами устройства эовател  соединены с информационным соответственно.

Claims (1)

1. Формула изобретения

   Устройство для вычисления булевых функций, содержащее триггеры и блок памяти, причем инверсный вы- 35 ход первого триггера соединен с первым информационным входом блока памяти, отличающееся тем, что, с целью повышения быстродействия , в него введены счетчик и функциональный логический преобразователь, выполненный на блоке памяти, причем информационный вход устройства соединен с информационным входом функционального логического преобраэователя, первый и второй входы промежуточных результатов которого соединены с прямыми выходами первого и второго триггеров соответственно, инверсный выход второго тригге- ⁵θ ра соединен с вторым информационным входом блока памяти, третий и четвертый-информационный входы которого соединены с входом Инверсия” и первым входом кода операции уст- ⁵⁵ ройства соответственно, вход управления записью блока памяти соединен с входом Открывающая скобка набору 1010*, 1011; 1100; 110Г, 1111 .

   устройства, группа адресных входов блока памяти соединена с группой выходов счетчика, входы прямого и обратного приращения которого соединены соответственно с входами Инкремент и Декремент устройства, вход Инверсия, первый и второй входы кода операции и вход Закрывающая скобка которого соединены с первым входом Инверсия, первым и вторым входами кода операции и входом Закрывающая скобка функционального логического преобразователя соответственно, третий и четвертый входы промежуточных результатов, второй вход Инверсия и третий вход кода операции функционального логического преобразователя соединены с первым и вторым, третьим и четвертым инверсными выходами блока памяти соответственно, первый и второй выходы промежуточных результатов функционального логического преобразователя соединены с информационными входами соответственно первого и второго триггеров, синхровходы которых соединены с синхровходом устройства, информационный и управляющий выходы

   7 1254462 8 функционального логического преобра- и управляющим выходами устройства эователя соединены с информационным соответственно.