SU1241244A1 - Мультимикропрограммна управл юща система - Google Patents

Abstract

Изобретение относитс  к. области автоматики и цифровой вычислительной техники и может быть использовано в качестве управл ющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требовани ми к достоверности информации. Целью изобретени   вл етс  повышение достоверности работы мультимикропрог- раммной управл ющей системы. Система содержит ПЗУ микрокоманд, ПЗУ микропрограмм , блоки микропрограммного управлени , блок формировани  адреса микрокоманд, блок синхронизации, регистр микрокоманд, два регистра адреса , буферные регистры начальных адресов микропрограмм, регистр управлени  записью микропрограмм, регистр управлени  считьшанием микропрограмм, регистр блокировки, регистр контрол , два счетчика, триггер, мультиплексор , сумматор адреса, дешифратор, дешифратор микроопераций, узел сравнени , коммутаторы, группу элементов И, группу элементов ИЛИ, элементы И, элементы ИЛИ, элемент , элемент НЕ, одновибратор. 1 з.п. ф- лы, 9 ил. с о сл ГС 4ib 4;

Description

Изобретение относитс  к автоматике и цифровой вычислительной технике и может быть использовано в качестве управл ющей подсистемы в многоуровневых системах сбора и обработки информации с высокими требовани ми к достоверности функционировани .

Цель изобретени  - повышение достоверности работы мультимикропрог- раммной управл ющей системы путем . использовани  структурной и временной избыточности, обусловленной наличием копий всех микропрограмм нижнего уровн  и Просто ми запоминающего устройства микропрограмм, дл  организации контрол  записи и считывани  микрокоманд в блоках микропрограммного управлени . нмж«епо -уров .н ..

Сущность изобретени  заключаетс  в повышении достоверности работы мультипрограммной управл ющей еистеI

мы и оперативности поиска и блокировки работы отказавшего блока микропрограммного управлени  нижнего уровн  путем обеспечени  параллельного считывани  микрокоманд, вьтолн емой определенным блоком микропрограммного управлени  нижнего уровн  микропрограммы , и эталонных микрокоманд, хран щихс  в запоминающем устройстве микропрограмм (ЗУ), и их сравнение в режимах просто  ЗУ среднего уровн 

Контроль системы осуществл етс  при работе одного рли нескольких блоков микропрограммного управлени  нижнего уровн  и отсутствии пере11ачи информации между ЗУ микропрограмм и одним из блоков микропрограммного управлени  нижнего уровн  (микропрограммным устройством управлени ).

При обнаружений искаженной микрокоманды работа соответствуюи его блока микропрограммного управлени  нижнего уровн  блокируетс  и искаженна  информаци  на соответствующий объект управлени  не подаетс .

На фиг. 1 и 2 представлена функци нальна  схема мультимикропрогра-ммной управл ющей системы; на фиг. 3 - функциональна  схема определенного блока микропрограммного управлени  нижнего уровн ; на фиг. 4 - функциональна  схема блока формировани  адреса; на фиг. 5 - функциональна  схема блока синхронизации; на фиг, 6 - временна  диаграмма работы среднего уровн  системы; на фиг. 7 - форматы

412А4 . . .

микрокоманд, хран щихс  в ПЗУ микрокоманд , ПЗУ микропрограмм и в блок „к микропрогра-ммного управлени  -нижнего уровн ;на фиг. 8- алгоритм работы

5 системы; на фиг. -9 - временна  диаграмма работы отдельных элементов , системы.

Система содержит ПЗУ 1 микрокоманд, ПЗУ 2 микропрограмм, блоки 3,1 - 3.К

О MHKponporpaMMiiorp управлени , блок 4 формировани  адреса микрокоманд, блок 5 синхронизации, первый регистр 6 адреса, регистр 7 микрокоманд с полем 7. адреса, полем 7.2 кода ло5 гических условий, операционным полем 7.3 и полем 7.4 метки, второй регистр 8 адреса, буферные регистры 9.1 - 9.К начальных адресов микропрограмм, ре- гистр 10 управлени  записью микро0 программ, регистр 11 управлени  считыванием микропрограмм, регистр .12 блокировки, регистр 13 контрол , второй 14 и первый 15 счетчики, триггер 16, мультиплексор 17, сумматор 18

5 адреса, дешифратор 19, дешифратор 20 микроопераций, узел 21 сравнени , коммутаторы 22 - 24, группы 25 - 28

элементов И, группу 29 элементов ИЛИ, I . группу 30.1 - 30.К элементов И, эле0 менты И 3 и 32, элементы или 33 - 35 элемент ИПИ-НЕ 36, элемент НЕ. 37 и одновибратор 38, вход 39 кода операции системы, вход 40 пуска cиcтe iы, вход 41 кода логических условий выс5 шего уровн , входы 42.1 - 42.К логических условий нижнего уровн , вьгхо- ды 43 микроопераций высшего уровн , выходы 44. - 44.К микроопераций нижнего уровн , выход 45 сигнала ошибки

0 блоков микропрограммного управлени , выход 46 микрооперации Конец операции выходов коммутатора 24, выходы 47.1 - 47.К блоков микропрограммного управлени  нижнего уровн , вы5 ход 48 конца операции высшего уровн , выходы 49.1 - 49.К, 50.1.- 50.К и 51.1 - 51 .К си налов меток записи 1ап ап меток запуска ( М,„ ), меток блокировки ( - М. )

0 выходов группы 26 элементов И соот- ветственнОу един1 чные выходы 5 J. 1 - 52,К и 53.1 - 53.К триггеров регистра 10 управлени  записью микропрограмм и регистра 11 управлени  считы5 ванием MiiKponporpaMM соответственно, выходы 54.1 - 54.К группы 30.1 - 30.К элементов И, выходы 55. 1 - 55. К микрооперации Конец операции выходов

31

47.1 - 47.К блоков 3.1 - З.К микропрограммного управлени , выходы 56.1 56,К сигналов ошибки блоков 3.1 - З. микропрограммного управлени , выходы 57 - 62 блока 5 синхронизации, выход 63 группы 26 элементов И и выход 64 коммутатора 24. ПЗУ 2 МП имеет выход 65.

Блок З.М (фиг. 3) микропрограм- .много управлени  (МПУ) нижнего уров- н  .содержит оперативное запоминающее устройство 66.М .микрокоманд (ОЗУМК), регистр 67.М адреса, счетчик 68.М микрокоманд, мультиплексор 69.М, коммутатор 70.М адреса, группу 71.М элементов И 72.М - 73.М, элемент ИЛИ 74.М и элемент 75.М задержки.

Блок 4 (фиг. 4) формировани  адреса микрокоманд имеет коммутатор 4.1 адреса, элемент РШИ- 4.2, вход 4.3 ко- да адреса, вход 4.4 модифицируемого разр да и вход 4.5 сигнала управлени  коммутатором.

Блок 5 (фиг. 5) синхронизации содержит генератор 5.1 импульсов, триггер 5.2 пуска, первый 5.3, второй 5.4 и третий 5.5 элементы И, первый - третий выходы 5.6 - 5.8 последовательностей синхроимпульсов генератора 5.1 о ,, с д и Tj соответственно.

На фиг. 7 представлены форматы микрокоманд мультимнкропрограммной управл ющей системы. Форматами А и В задаютс  микрокоманды ведущей микропрограммы. Идентификаци  форма- тов (А или в) осзтцествл етс  по зна- чению пол  метки микрокоманды: в формате А последний разр д равен 1, в формате В - 0. Микрокоманды формата А содержат адресное поле- А , после логических условий (ЛУ), после микроопераций (МО) и поле метки (признак формата микрокоманды). Микрокоманды формата В содержат адресное поле (), поле логических условий (ЛУ), поле адреса первой микрокоманды микропрограммы, перезаписьшаемой из ПЗУ микрокоманд 2 (второго уровн ) в блоки З.М микропрограммного управлени  нижнего уровн  (А„р), К полей управлени  работой блоков 3.1- З.К нижнего уровн  (М,„п , М,„ , М ) и поле метки.

Блокам МПУ,уровн  адресуютс  три

типа меток: М - метка записи микропрограмм в З.М МПУ; метка запуска З.М блока МПУ нижнего

2444

уровн ; - метка блокировки ведущей микропрограммы.

Микрокоманды формата С хран тс  в ПЗУ 2 МП и содержат адресное поле А(, , поле микрокоманд, переписываемых из ПЗУ 2 МП в блоки З.М МПУ, а также метку конца микропрограммы.

Микрокоманды формата D формируютс  в блоке, З..М МПУ нижнего уровн , который содержит (рис. 7) адресное поле (А(.), поле ЛУ, поле МО и метку конца микропрограммы.

Мультипрограммна  управл юща  система (фиг. 1 и 2) имеет три уровн управлени . Внещний уровень предназначен дл  реализации ведущей микропрограммы . К средствам высшего уровн  относитс  ПЗУ 1 МК, блок 4 формировани  адреса микрокоманд, первый регистр 6 адреса, регистр 7 микрокоманд , мультиплексор 17 и дещифратор 20 микроопераций. ПЗУ 1 МК предназначено дл  хранени  микрокоманд веду-, щей микропрограммы.

Блок 4 формировани  адреса микрокоманд (фиг. 4) формирует исполнителный адрес очередной микрокоманды. На вход 39 блока формировани  адреса поступает код операций, который задает адрес первой микрокоманды ведущей микропрограммы. Код операции, а также адрес следующей микрокоманды проход т через коммутатор 4.1. Эле- ,мент ИЛИ- 4.2 модифицирует разр д адреса следующей никрокоматщы в соответствии со значением провер емого логического услоБи .

Первый регистр 6 адреса предназначен дл  записи сформированного адреса по переднему фронту синхроимпульса первой последовательности (,)

Регистр 7 микрокоманд служит дл  записи считанной из ПЗУ 1 МК микрокоманды .

Блок 20-дешифраторов микроопераций формирует управл ющие сигналы в соответствии с входными кодами микроопераций . Число дешифраторов в блоке 20 равно числу полей несовместимых микроопераций. Входы каждого дешифратора подключены к выходам соответствующего пол  несовместимых микроопераций выходов группы 25 элементов И.

Средний уровень управлени  предназначен дл  бесповоротного хранени  всех микропрограмм управлени  пар.ал- лельными операционными устройствами,.

которое реализуетс  на нижнем уровне , а также дл  формировани  адреса микрокоманды при считывании микропрограмм в блоки З.М микропрограм- много управлени  (фиг. 3). К средствам среднего уровн  относ тс  группа 2-9 элементов. ИЛИ, регистр 8 адреса и ПЗУ 2 МП.

Нижний уровень управлени  служит дл  реализации параллельного управлени  однотипными операционными устройствами . К средствам нижнего уровн  относ тс  блоки 3.1 - З.К МПУ.

Средства управлени  и синхрониза- ции системы предназначены дл  синхронной работы всех ее узлов и дл  организации правильности функционировани  всей системы в целом. К средствам управлени  и синхронизации относ тс  блок 5 синхронизации, регистр 10 упратзлени  записью микропрограмм верхнего уровн  в блоки З.М МПУ нижнего уровн , регистр 11 управ лени  считыванием микрокоманд из бло ков 3.1 - З.К. МПУ нижнего уровн , регистр 12 блокировки ведущей микропрограммы и элемент ИПЙ-НЕ 36.

БЛОК синхронизации (фиг. 5) обеспечивает синхронность работы всех узлов и блоков системы. Генератор 5. .импульсов формирует импульсы первой, второй и третьей последовательное- тей - синхроимпульсов Z , Z и ь .

Триггер 5.2 пуска обеспечивает включение генератора 5.1 синхроимпульсов . В исходном состо нии триг- гер 5.2 находитс  в нулевом состо нии , на заправл ющий вход генератора 5.1 подаетс  нулевой сигнал и ге- нератор не функционирует. При поступлении сигнала пуска на вход 40 системы триггера 5..2 переходит в единичное состо ние, тем самым включаетс  генератор 5.1. Элементы И 5.3 - 5.5 зшравл ют выдачей синхроимпульсов Т,

и Tj, различным узлам и блокам мульти микропрограммной управл ющей системы в зависимости от режимов ее работы . Блоки З.М МПУ работают в двух режимах: в режиме записи микропрог- рамм из ПЗУ 2 МП и в режиме реализации параллельных микропрограмм.

Режим записи микропрограммы.

В режиме записи управл ющими сиг- налами дл  блока З.М МПУ  вл ютс  втора  последовательность импуль- . сов lij с выхода 5.8 генератора 5.1

и сигнал записи, поступающий с выхс - дов 52.М регистра 10 на управл ющие входы коммутатора 70.М и злемента И 72.М.

Счетчик 68.М служит дл  задани  адресов, по которым записьшаютс  миж рокоманды. В исходном состо нии счетчик 68„М находитс  в нулевом состо нии . С приходом синхроимпульса и сигнала записи, импульсы с выхода злемента И 72.М поступают на вход счетчка 68.М и на вход записи ОЗУМК 66.М. Запись первой микрокоманды в ОЗУЖ 66.М осуществл етс  по нудевому адресу . С выхода счетчика 68.М через коммутатор 70.М при записи поступают адреса, по которым производитс  запись М5 крокоманд в ОЗУЖ 66.М. С приходом каждой новой микрокоманды содержимое счетчика 68.М увеличиваетс  на единицу. После прихода на нулевой вход счетчика 68.М метки конца цикла записи происходит его обнуление и прекращаетс  подача импульсов записи на ОЗУ МК 66.М.

Режим реализации микропрограм 1ы.

В режиме реализации микропрограмм блок 3 .М МПУ работает а налогично средствам высшего уровн  при реализации ведущей микропрограммы. Сигналом перевода в данный режим работы  вл етс  единичный сигнал запуска, который поступает с соответствующего выхода 53.М регистра 11. После прихода этого сигнала по нулевому адресу , записанному в регистре 67.М из ОЗУ МК 66.М считываетс  перва  микрокоманда формата D (см. фиг. 7). Считьшание происходит по переднему фронту импульса с выхода элемента И 73.М, который подаетс  на вход считывани  ОЗУ МК 66.М. Этим же импульсом , задержанным элементом за- д ержки 75 .М, происходит управление запис7зю адреса следук цей микрокоманда в регистр 67 .-М адреса.

Средства контрол  работы мульти- микропрограммной системы обеспечивают периодический контроль работоспособности блоков 3.1 - З.К l-niy нижнего уровн  в режиме считывани  из них микрокоманд.

К средствам контрол  относ тс  буферные регистры 9.1 - 9.К начальных адресов, регистр 13 контрол  блоков 3.1 - З.К МПУ нижнего уровн , узел 21 сравнени , второй кйммутатор 22 (коммутатор адреса), третий коммутатор 23 (коммутатор начальных адресов), первый коммутатор 24 (коммутатор выходов блоков 3.i - З.К МПУ 5 нижнего уровн ), второй 14 и первый 15 счетчики, триггер 16, суммат;ор 18, дешифратор 19, группа 28 элементов И, группа 30.1 - 30.К элементов И, элементы И 31 и 32, элементы ИЛИ 33 - 0 35, элемент НЕ 37 и одновибратор 38.

Буферные регистры 9.1 - 9.К обеспечивают хранение первых микрокоманд микропрограмм, реализуемых блоками 3.1 - З.К МПУ. Регистр 13 15 служит дл  запоминани  информации о состо нии каждого блока З.М МПУ нижнего уровн . Счетчик 14 участвует в организации выбора блока З.М МПУ дл  контрол . Эту же функцию выполн ют 20 элементы И группы 30.1 - 30.К элементов И, элемент ИЛИ-НЕ 36 и дешиф-. ратор 19.

Счетчик 15 задает врем  контрол  (в исходном состо нии в нем записан нулевой код),

Врем  контрол  каждого блока МПУ определ етс  -частотой следовани  синхроимпульсов , и кодом переполнени  счетчика 15. При достижении со- .30 держимым счетчика 1.5 этого кода на его выходе по вл етс  сигнал перепол--- нени ..

При этом контроль блока З.М МПУ 35 прекращаетс  и осуществл етс  переход к. контролю блока 3.(М+1) МПУ..

Триггер 16 служит дл  управлени  работой счетчиков 14 и 15. Элементы ИЛИ 33, ИЖ-НЕ 37 и одновибратор 40 38 обеспечивают переключение триггера 16.

Коммутатор 22 служит дл  коммутации в зависимости от режима работы элементов среднего уровн  адресов 45 микрокоманд, считываемых из ПЗУ 2 МП.

Коммутатор 23 обеспечивает коммутацию адресов первых микрокоманд микропрограмм , считываемых из блоков 3.1 - З.К МПУ, на второй вход сум- 50 матора-18.

Коммутатор 24 обеспечивает коммутацию выходов блоков 3.1 - З.К МПУ на первый информационный вход узла 21 срав нени .55

Мультимикропрограммна  управл юща  система раб.отает в следующих реимах:

-режим реализации ведущей микропрограммы (режим 1);

режим одновременной реализации ведущей микропрограммы и записи микропрограмм из ПЗУ 2 МП в блоки МПУ нижнего уровн  (режим 2);

-режим одновременной реализации ведущей микропрограммы и работы блоков МПУ нижнего уровн  (режим 3);

-режим одновременной реализации ведущей микропрограммы, записи микропрограмм в блоки МПУ нижнего уровн 

и работы блоков МПУ нижнего уровн  (режим :);

-режим одновременной блокировки ведущей микропрограммы и работы блоков 3.1 - З.К МПУ (режим 5).

Мультипрограммна  управл юща  система с контролем в указанных режимах функционирует следующим образом.

Режим 1.

В .исходном состо нии все триггеры регистры и счетчики, кроме триггеров в регистре 7 и триггера 16, обнулены На выходе 43.1 блока дещифратора 20 присутствует единичный сигнал Конец работы. В блоке ПЗУ 1 МК записаны микрокоманды ведущей микропрограммы, в блоке ПЗУ 2 МП записаны микропрограммы дл  блоков 3.1 - З.К МБУ. С подачей сигнала Пуск на вход 40 системы в блоке синхронизации в ключает- с  генератор 5.1, формирующий последовательности синхроимпульсов о , Т и . Счетчик 14 начинает считать синхроимпульсы з . Код операции, задающий начальный адрес ведущей микропрограммы , поступает с входа 39 на блок 4 формировани  адреса, сигналы логических условий - с входа 41 на. мультиплексор 17.

По первому синхроимпульсу , ,, поступающему с выхода 57 блока 5 синхронизации на вход синхронизации регистра 6 адреса, происходит запись в него адреса первой микрокоманды микропрограммы . По синхроимпульсу Z с выхода 61 блока 5 синхронизации происходит считьшание из блока ПЗУ 1 МК первой микрокоманды ведущей микропрограммы . В данном режиме функционировани  из ПЗУ 1 МК считываютс  микрокоманды формата А (фиг. 7). При этом в ре-/ гистр 7 микрокоманд записьшаютс : в поле 7.1 код адреса следующей микрокоманды; в поле 7.2 код провер емого логического услови , в поле 7.3 oneрационна  часть микрокоманды; в поле 7.4 единица. Код адреса следующей микрокоманды с регистра 7 поступает на блок 4. Код провер емого логтшс- кого услови  с регистра 7 поступает на-адресный вход мультиплексора 17, который выдел ет значение провер емого логического услови . Выбранный сигнал логического услови  с выхода мультиплексора 17 поступает на .блок формировани  адреса. С выхода 48 Конец операции группы 25 элементов И на -блок 4 (фиг. 4) подаетс  нулевой сигнал. Адрес следующей мик- рокоманды с блока 4 формировани  адреса подаетс  на информационный вход регистра 6 и записываетс  в нем по переднему фронту синхроимпульса , . Операционна  часть микрокоманды с регистра 7 через группу 25 элементов И подступает на вход блока 20 дешифраторов микроопераций. С выходов блока 20 микрооперации поступают через выход 43 системы на операцион- ные устройства. Далее функционирование сист емы по реализации микрокоман формата А аналогично описанному алго pfrt-My. При по влении на выходе 48. единичного значени  управл ющего сиг нала Конец операции система начинает работать по новому коду операции . Работа системы прекращаетс  при по влении единичного сигнала на входе 43.1 Конец работы блока 20. По этому сигналу происходит обнуление триггера 5.2 в блоке 5 синхронизации и прекращаетс  выдача синхроимпульсов Т, , Г и С, генератором 5.1.

Режим 2.

Работа мультимикропрограммной управл ющей системы в данном режиме начинаетс  с момента считывани  из блока ПЗУ 1 МК микрокоманды формата В (см. фиг. 7) . Микрокоманда в этом случае содержит код адреса следуницей микрокоманды, код провер емого логического услови , начальный адрес А д микропрограммы, предназначенной дл  записи в блоки З.М МПУ, сигнал метки М и сигнал в разр де признака формата микрокоманд. Ё.сли з апись должна производитьс  в несколько блоков З.М МПУ, то сигналы меток Mjpf, наход тсг   в поле, от- веденном дл  каждого блока З.М МПУ.

Когда микрокоманда данного формата по переднему фронту синхрримпуль-

са 2 запишетс  в регистр 7, происходит следующее: открываетс  группа 26 элементов И и начальный адрес Aj микропрограммы через группу 29 элементов ИЛИ поступает на информационный вход регистра 8 и на информационные входы .буферных регистров 9. - 9.К, метки записи в- 10.М триггер регистра с выхода 49.М группы 26 элементов И и перевод т триггеры 10. регистра 10 в единичное состо ние. Единичные сигналы с выходов 49.М также поступают на входб синхронизации буферных регистров 9.М и разрешают запись адреса первых микрокоманд микрокоманды в эти регистры по заднему фронту импульса Т, . По переднему фронту синхроимпульса о происходит запись А ц.д в регистр 8, Единичный сигна.л с выхода элемента ИЛИ 34 коммутирует выход регистра 8 с входом ПЗУ 2 МП.

По первому фронту синхроимпульса через группу 28 элементов И происходит считывание из ПЗУ 2 МП и запись в блоки 66.М ОЗУ МК первой мик- рокоманды записываемой микропрограммы формата С (фиг. 7). С выхода пол  2.2 блока ПЗУ 2 МП адрес следующей микрокоманд1з1 подаетс  через группу 29 элементов ИЛИ на информационный вход регистра 8. По этому же фронту адрес следующей микрокоманды с выхода блока 4 формировани  адреса записываетс  в регистр 6. Далее работа узлов верхнего уровн  аналогична работе в режиме 1. По переднему фронту синхроимпульса происходит запись в блок 66.М ОЗУ МК новлй микрокоманды . Далее работа узлов и блоков среднего и нижнего уровней аналогична описанной и продолжаетс  до тех пор, пока на выходе 65 блока ПЗУ 2 МП не по вл етс  единичный сигнал Конец записи. По этому сигналу происходит обнуление счетчика 68.М в блоке З.М МПУ,.а также триггеров 10.М в регистре 10. ,

Режим 3. . .

Данный режим начинаетс  после того , как окончена запись микропрограм в блоки 3.1 - З.К МПУ и на входе 50. группы элементов 26 И по вл етс  единичный сигнал метки М,, . Сигнал с выхода 50.М группы 26 элементов И устанавливает в едини чное состо ние триггеры 11.М регистра П. Единичный

сигнал с выходов этих триггеров поступает на управл ющие входы коммутатора 70.М блока З.М МТТУ и на управл ющий Bxdfl элемента 73.М, разреша  тем самым прохождение адресов микрокоманд с выхода регистра 67.М на адресный вход и синхроимпульсов 2 на вход считывани  блока ОЗУ МК 66.М На выход группы 71,М элементов И при этом поступают микрокоманды формата D (фиг. 7). Код провер емого логического услови  с выхода 78.М ОЗУ МК 66.М поступает на вход мультиплексора 69,М, на информационный вхо которого поступают сигналы логических условий с входа 42.М системы. Сигнал с выхода мультиплексора 69.М поступает на вход элемента ИЛИ 74.М, на котором происходит модификаци  адреса следующей микрокоманды. Про- модифицированный адрес записываетс  по переднему фронту задержанного синхроимпульса Тг в-регистр 67.М. Далее работа блока. З.М МПУ продол- жаетс  аналогично описанному до по влени  на выходе 55.М блока З.М МПУ сигнала Конец операции.

Контроль блоков МПУ в этом режи- ме заключаетс  в следующем.

В момент переключени  триггеров 11.М регистра 11 в единичйое состо ние начинаетс  поиск контролируемого блока 3.1 - З.К МПУ.

Сигналом окончани  поиска контролируемого блока 3.1 - З.К  вл етс  по вление единичного сигнала на одном из выходов 54.1 - 54.К. При этом на элементе ИЛИ 35 по вл етс  еди- ничный сигнал и возбуждаетс  одно- вибратор 38. Сигнал с выхода одно- вибратора 38 устанавливает в нулевое состо ние триггер 16. В счетчике 14 при этом записываетс  код но- мера провер емого блока З.М МПУ, а счетчик 15 начинает считать количество синхроимпульсов Г Кроме того, единичный сигнал с выхода 54.М элементов И 30.1 - 30.К разрешает про- хождение кода первой микрокоманды микропрограммы, формируемой блоком З.М МПУ, от регистра 9.М на второй вход сумматора 18. На первый вход сумматора 18 поступает с выхода 64 блока З.М МПУ адрес следующей микрокоманды . Сумматор 18 определ ет адрес микрокоманды в блоке ПЗУ 2 МП,

;

который с выхода через коммутатор 2 поступает на вход блока ПЗУ 2 МП. Микрокоманды, считываемые из ПЗУ 2 М и блоков 66.М ОЗУ, сравниваютс  на узле 21 сравнени . При неравенстве кодов микрокоманд на выходе узла 21 сравнени  по вл етс  единичный сигнал . Этот сигнал поступает на выход 45 и, воздейству  на входы син- хронизации, переводит в единичное состо ние триггер 13.М регистра 13, Сигнал с выхода 56.М триггера 13,М регистра 13 подаетс  на управл ющий вход блока 71 .М элементов И и блокирует выдачу операционных частей микрокоманд на выход отказавщего блока З.М МПУ.. Если сигнал ошибки не по вл етс , то выбранный дл  контрол  блок З.М МПУ контролируетс  в течение времени контрол  , определ емого кодом переполнени  счетчика 15 Сигнал с выхода переполнени  счетчика 15. перево дит триггер 16 в единичное состо ние. Переключившись в единичное состо ние, триггер 16 разрешает прохождение через элемент 31 И синхроимпульсов tj с выхода 62 блока 5 синхронизации на счетный вход счетчика 14, устанавливает в нулевое состо ние счетчик 15 и запрещает прохождение синхроимпульсов oj. через элемент И 32 на вход счетчика 15.

Далее работа системы продолжаетс  аналогично описанному. После по влени  на выходе 46 выходов 64 коммутатора 24 единичного сигнала Конец операции М-го блока МПУ триггер 11,М регистра 11 устанавливаетс  в нулевое состо ние, триггер 16 переходит в единичное состо ние и начинаетс  поиск нового блока 3.1 - З.К МПУ дл  контрол .

Режим 4.

: Данный режим  вл етс  частным случаем предыдущего режима. Пусть система работает в режиме 3. Началом режима 4  вл етс  по вление единичного сигнала на одном из выходов 49.1 - 49.К группы 26 элементов И При этом происходит следующее. Соответствующий тригге р 10.М регистра 10 переходит в единичное состо ние, на выходе элемента ИЛИ 34 по вл етс  единичный сигнал, на всех выходах элементов 54.1 - 54.К устанавливаетс  О, Это приводит к записи микропрограмм в блоки №У .нижнего уровн  аналогично описанному алгоритму. По вление на выходе элемента ИЛИ 35 нулевого сигнала вызьгоает установку триггера 16 в единичное состо ние. Счетчик 14 начинает считат ь посту- пающ1-1е на счетный вход син хроимпуль- сы IT , счетчик 15 устанавливаетс  ,в О. При этом прекращаетс  контроль блоков 3.1 З.К ШУ. Работа блоков 3,1 - З.К МПУ не измен етс ..Концом работы в данном режиме  вл етс  по вление на выходе 65 единичного сигнала Конец записи. По этому сигналу триггеры 10.1 - 10.К регистра 10 устанавливаютс  в нулевое состо ние. Если продолжаетс  к этому времени работа хот  бы одного блока 3.1 - З.К МПУ, то на выходе элемента ИЛИ 35 по вл етс  единичный сигнал и система переходит в режим 3.

Режим 5.

В- данный режим работы система пе - реходит при работе в режиме 3 или 4. Пусть система функционирует в режиме 4 о Система переходит в режим 5 пр . по влении на выходе элементов И группы элементов И 26 (51.М) единичного сигнала. В результате этого триггер 12.М регистра 12 переходит в единич- .ное состо ние. На выходе элемен- то ШТИ-НЕ 36 по вл етс  нулевой сигнал . Этот сигнал подаетс  на вход запрета блока 5 синхронизации. При этом запрещаетс  прохождение через элемент И 5.3-блока 5 синхронизации синхроимпульсов Т, на вход синхронизации регистра 6 адреса и разрешаетс  прохождение синхроимпульсов Г, через элемент И 5.4 на нулевой вход регистра 7 микрокоманд. Работа узлов верхнего уровн  сис:гемы блокируетс . Работа блоков и узлов среднего и нижнего уровн  не мен етс . Концом рабо ты. в данном режиме  вл етс  по влени . на соответствующем выходе 55.1 -, 5.К единичного сигнала Конец операции блока З.М МПУ. По этому сигналу происходит обнуление регистра 9.М, обнуление триггера 12.М регистра 12. После обнулени  триггера 12.М на выходе элемента ИЛИ-НЕ 36 по витс  единичный сигнал. Этот сигнал подаетс  через вход запрета блока 5 синхронизации на управ:| ющие входы элементов И 5.3 и 5.4 разреша  прохождение синхроимпульсов с, на вход синхрони0

5

0

5

0

5

0

5

0

5

зации регистра 6 и запреща  пpoxoж ;;- ние синхроимпульсов S , на нулевой вход регистр а 7.

По переднему фронту синхроимпульса Tj в регистр 7 записываетс  считанна  из блока ПЗУ 1 МК микрокоманда , а по переднему фронту синхроимпульса i в регистр 6 запишетс  модифицированный адрес следующей микрокоманды . Далее работа системы продолжаетс  по режиму 4.

Концом работы мультимикропрограм- мной управл ющей системы  вл етс  по вле;ние на выходе 43.1 блока 20 дешифратора единичного сигнала - Конец работы. По этому сигналу проис- . ходит обнуление триггера 5.2 в блоке 5 синхронизации. Нулевой сигнал с вы сод а триггера 5.2 запрещает выдачу синхроимпульсов 5 ,, с и генератором 5.1, и работа мультимикро- программной управл ющей системы прекращаетс  .

Claims (2)

1. Формула изобретени 

   1. Мультимикропрограммна  управл юща  система,, содержаща  блок формировани  адреса микро команд, два регистра адреса, посто нное запоминающее устройство микрокоманд, регистр микрокоманд, мультиплексор, дешифратор .микроопераций посто нное запом1 нающее устройство микропрограмм , регистр управлени  записью микропрограмм , регистр управлени  считыванием микропрограмм, блок синхро- . низации, регистр блокировки, группу блоков микропрограммного управлени , две группы элементов И, группу элементов Щ1И, элемент ИЛИ-НЕ, причем первый информационный вход блока формировани  адреса микрокоманд  вл етс  входом кода операции системы , группа выходов дешифратора микроопераций образует выход микроопераций высшего уровн  системы, информа- ционШ)й вход мультиплексора  вл етс  входом кода логических условий высшего уровн  системы, первые входы команды .блоков микропрограммного управлени  группы образуют группу входов кодов логических условий нижнего уровн  системы, выходы микроопераций блоков микропрограммного управлени  группы образуют группу выходов микроопераций нижнего уровн .системы, запускаю- щий вход блока синхронизации  вл етс  входом п.ска системы, при этом выход блока формировани  адреса микрокоманд соединен с информационным вхо дом первого регистра адреса, выход которого соединен с адресным входом посто нного запоминающего устройства микрокоманд, выход которого соединен с первым и вторым информационными входами регистра микрокоманд, группа адресных выходов которого соединена с вторым информационным входом блока формировани  адреса микрокоманд, первый вход конца операции высшего уров н  которого соединен с- выходом соответствующего элемента И первой груп- пы, группа выходов которой соединена с группой входов дешифратора микроопераций , выход микрооперации конца работы которого соединен с входом останова блока синхронизации, вход запрета которого соединен с выходом элемента Ш1И-НЕ, входы которого .соединены с выходами регистра блокиров- ки, нулевые входы которого соединены с нулевыми входами регистра управлени  считыванием микропрограмм и с вы- хюдами конца операции соответствующих блоков микропрограммного управлени  группы, первые входы логических условий которых соединены с в ыходом-- конца записи посто нного запоминающего устройства микропрограмм и нулевыми входами регистра управлени  за- писью микропрограмм, выходы которого соединены с вторыми входами логических условий соответствующих блоков микропрограммного управлени  группы, третьи входы логических условий ко- торы х соединены с соответствующими выходами регистра управлени  считыванием микропрограмм, группа выходов кода логических условий регистра микрокоманд соединена с адресным входом мультиплексора, выход которого соединен с. вторым управл ющим входом блока формировани  адреса микрокоманд, группа выходов микроопераций регистра микрокоманд соединена с соответствующими первыми входами элементов И первой и второй групп, выходы которых соединены с первыми входами элементов ИЛИ группы, причем выходы элементов И второй группы соединены со- от-ветственно с установочными входами регистра управлени  записью микропрограмм , регистра управлени  считы

   5 10 15 20 25 зо 35 д ., с

   0

   ванием микропрограмм и регистра блокировок , выход метки регистра микро- команд соединен с вторыми входами элементов И первой и второй- групп, выходы элементов ШШ группы соединены с информационным входом второго регистра адреса микрокоманд, группа адресных выходов посто нного запоминающего устройства микропрограмм соединена с вторыми входами элементов ИЛИ группы, первый выход блока синхронизации соединен с синхровхо- дом первого регистра адреса, второй - .с нулевым входом регистра микрокоманд , третий - с синхровходом второго регистра адреса, четвертый - с четвертыми входами логических условий блоков микропрограммного управлени  группы, п тый - ,с первым и вторым синхровходами регистра микрокоманд , отличающа с  тем, что, с целью повышени  достоверности работы, в нее введены узел сравнени , три коммутатора, группа буферных регистров начальных адресов микропрограмм , сумматор адреса, регистр контрол , триггер, три группы элементов И, два счетчика, дешифратор, два та И, три элемента ИЛИ, элемент НЕ, одновибратор, причем выход Неравно узла сравнени  соединен с синхровходами регистра контрол  и  вл етс  входом сигнала ошибки

   J

   высшего уровн  системы, выходы реги- .

   стра контрол  соединены.с соответствующими п тыми входами логических условий блоков микропрограммного управлени  и образуют группу выходов сигнала ошибки нижнего уровн  системы , при этом нулевые входы буферных регистров начальных адресов микропрогра -5м группы соединены с выхода- ьт конца операции соответствуюш 1х блоков микропрограммного управлени  группы, выходы М1 кроопераций которых соединены с соответствующими информационными входами первого коммутатора , выход которого соединен с первыми информационными входами сумматора адреса и узла сравнени , второй информационный вход которого сое- динен с выходами элементов И третьей группы, первые входы которых соединены с соответствующими первыми входами элементов И четвертой группы и вь хЬдом. микроопераций посто нного

   запоминающего устройства микропрограмм , адресный вход которэго соединен с выходом второго коммутатора, первый информационный вход которого соединен с выходом второго регистра адреса, второй -информационный вход второго коммутатора соединен с выходом сумматора адреса, второй ин- формационда1Й вход которого соединен с выходом третьего коммутатора, информационные входы которого соединены с соответствующими выходами буферных регистров начальных адресов микропрограмм группы, информационные входы которых соединены с Выходами элементов ИЛИ группы, выход разр да конца операции первого коммутатора соединен с первым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера, единичный выход триггера соединен с первым входом первого элемента И и нулевым входом первого счетчика, выход переполнени  которого соединен с вторым входом -первого элемента ИЛИ, третий вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом второго элемента ЮТИ, разрешающим входом узла сравнени  и входом одновибратора, выход которого соединен с нулевым входом триггера, нулевой выход которого соединен с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, второй вход второго элемента И соединен с четвертым выходом блока синхронизации, шестой выход которого соединен с вторым входом первого элемента И, выход которого соединен со счетным входом второго счетчика, выходы которого соединены с входами дешифратора, выходы которого соединены с первыми входами элементов И п той группы, выходы которых соединены с соответствующими управл ющими входами первого коммутатора, установочными входами, регистра контрол , входами второго элемента ИЛИ и управл ющими входами третьего коммутатора, установочные входы регистра управлени  записью микропрограмм соединены с соответствующими синхровходами буферных регистров начальнь Х адресов микропрограмм группы, вторые входы команды блоков микропрограммного управлени  группы соединены с выходами элементов И четвертой группы, вторые входы

   которых соединены с вторыми входам ; элементов И третьей группы, первыми

   и вторым - управл ющими входами второ- го кoм ryтaтopa., третьими входами элементов И п той группы и выходом третьего элемента ИЛИ, входы которого соединены с выходами регистра управлени  записью микропрограмм, вы ходы регистра управлени  считыванием микропрограмм соединены с третьими входами элементов И п той группы.

   ts

   20

   0

   2. Система по п. 1, о т л и -
2. чающа с  тем, что блок микропрограммного управлени  содержит., оперативное запоминающее устройство, коммутатор, регистр, счетчик, мультиплексор , два элемента И, элемент ИЛИ, элемент задержки и группу элементов И, причем информационные входы 1 гультиплексора и оперативного запоминающего устройства  вл ютс  первым и вторым входами команды блока соответственно р выходы элементов И группы  вл ютс  вьгеодами микроопераций блока,, нулевой вход счетчика  вл етс  первым входом логических условий блока., первый вход первого элемента И соединен с первым управл ющим входом коммутатора и  вл етс  вторым входом логичесвмх условий блока, первый вход второго элемента И соединен с вторым .и Третьим управл ющими

   5 входами коммутатора и  вл етс  третьим входом логических условий блока, вход элемента задержки соединен с вторыми входами первого и второго элементов И и  вл етс  четвертью вхо- дом логических условий блока, первые входы элементов И группы образуют п тьш вход логических условий блока, при этом в блоке микропрограммного управлени  группа информационных выходов оперативного запоминающего устройства соединена с соответствующими вторыми, входами элементо,в И группы , причем группа выходов разр дов логических условий оперативного запо минаюш,его устройства- соединена с адресным входом мультиплексора, немоди-. фицируемые разр ды адресного да оперативного запоминающего устройства соединены с группой входов не . модифицированных разр дов регистра, модифицируемый разр д адресного выхода оперативного запоминающего устройства соединен с первым входом элемента ИЛИ, выход которого соединен с группой входов модифицируемьтх разр дов регистра, выход которого соединен с первым информационным входом коммутатора, выход которого соединен с адресным входом оперативного запоминающего устройства, вход записи которого соединен с выходом первого элемента И, счетным входом счетчика и нулевым входом регистра, син- хровход которого соединен с выходом элемента задержки, вход считьшани . оперативного запоминающего устройства соединен с выходом второго элемента И, выход мультиплексора соеди- ,нен с вторым входом элемента ИЛИ.

   f1

   43.Г

   Фиг. 2

   ti2.f

   SO

   53. n о 52.d о SS.H

   7iM

   . 7

   nlSit a w.7gw

   gw

   3anfim у бд К5Г - «ci T T ;::

   fffiA i pg W yff /XwST)

   ZffWur/WMn ftgj / tfiiHujeuuu/