SU1239716A1 - Многоканальное приоритетное устройство - Google Patents

Многоканальное приоритетное устройство Download PDF

Info

Publication number
SU1239716A1
SU1239716A1 SU843730321A SU3730321A SU1239716A1 SU 1239716 A1 SU1239716 A1 SU 1239716A1 SU 843730321 A SU843730321 A SU 843730321A SU 3730321 A SU3730321 A SU 3730321A SU 1239716 A1 SU1239716 A1 SU 1239716A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
input
group
elements
output
Prior art date
Application number
SU843730321A
Other languages
English (en)
Inventor
Антонина Иннокентьевна Садовникова
Владислав Афанасьевич Меркулов
Федор Юрьевич Трутце
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU843730321A priority Critical patent/SU1239716A1/ru
Application granted granted Critical
Publication of SU1239716A1 publication Critical patent/SU1239716A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в вычислительнь1х системах. содержащих р д блоков, подключенных к устройству общего пользовани , например к общей рдаформационно-адрес- - ной шине. Цель изобретени  - сокращение объема оборудовани . Сущность изобретени  состоит в том, что многоканальное приоритетное устройство, содержащее р д последовательно включенных KaHaj oB, каждый из которых содержит два триггера и один элемент И, в каждом канале дополнительно содержит регистр,, два триггера, п ть элементов И, два элемента ИЛИ, счетчик , элемент задержки и блок формировани  приоритета с соответствующими св з ми. 2 ил.. (Л

Description

1
Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах, содержащих р д блоков, подключенных к устройству общего нользовани , например , к общей информационно-адресной линии,
Цель изобретени  - сокращение объема оборудовани .
На фиг.1 приведена структурна  схема устройства; на фиг. 2 - структурна  схема блока формировани  максимального кода.
Устройство (фиг.1) содержит в каждом канале триггеры 1 и 2, элемент И 3, триггеры 4 и 5, регистр 6 элементы И 7-М, элементы ИЛИ 1 и 13, счетчик 14, элемент 15 задержки, блок 16 формировани  максимального кода, группу выходов 17 блока 16, входы 18 и 19 блока 16, группу входов 20 блока 16 группу адресных входов 21 устройства, группу выходов 22 блока 16, группу информационных выходов 23 устройства, запросный вход 24 устройства, выход 25 прерывани  устройства , ответный вход 26 устройства вход 27 маскировани  устройства, вход 28 сн ти  маски устройства, сигнальный 29 устройства, группу кодовых входов 30 устройства, сигнальный вход 31.устройства, тактовый вход 32 устройства, сигнальный вход 33 устройства, вход 34 сброса прерывани  устройства.
Блок 16 (фиг.2) содержит элемент И 35 и 36, элементы ИЛИ 37, элементы НЕ 38.
Устройство работает следзтощим образом .
Обмен информацией между ЭВМ и оконечным устройством осуществл етс  с использованием программного управлени  по принципу команда - ответ с временным разделением сообщений.
Информацию в мультиплексорном канале передают в виде сообщений, состо щих из командных, информационных
и ответных слов. 1
При передаче информации от ЭВМ к
оконченному устройству ЭВМ должна передавать командное слово на прием информации и определенное количество информационных слов, Оконечное устройство , прин в сообщение, должно передать ответное слово.
При передаче информации от оконеч ного устройства к ЭВМ, ЭВМ должна
9716 2
передать командное слово на передачу информации, а оконечное устройство, прин в адресуемое ему командное слово , должно передать ответное слово, 5 сопровождаемое определенным количеством информационных слов.
Каждагй канал многоканального приоритетного устройства предназначен дл  передачи вектора прерывани  от 10 оконечного устройства в ЭВМ. В процессе обмена информацией с ЭВМ в ответ на команду, поступающую из ЭВМ, оконечное устройство формирует ответное слово, в котором передает свое (5 состо ние и вектор прерывани , сфор- мированный на магистрали 22. При этом на магистрали 22 формируетс  максимальный адрес устройства, требующего прерывани . Таким образом, 20 независимо от того, к какому оконеч- ном-у. устройству обращаетс  ЭВМ, оконечное устройство в ответном слове передает адрес наиболее приоритетного устройства, требующего прерывание, 25 В устройстве предусмотрена.возможность маскировани  прерьгоани  в лю- - бом канале.
При отсутствит-1 обмена с ЭВМ и на-, личии разрешени  на прерывание, сфор- 30 мированного по команде из ЭВМ Передать прерывание, наиболее приоритетное оконечное устройство вырабатьша- ет команду, в которой сообщает свой адрес.
jij В исходном состо нии триггеры 1 , 2, 4 и 5 в каждом канале наход тс  в состо нии о. При подаче на какой- либо канал 24 сигнала Запрос на прерывание в этом канале устанавлива- 40 етс  в 1 триггер 1, формиру  на выходе элемента И 3 сигнал, разрешаю- щай работу блока 16. На выходах 22 блока 16 формируетс  максимальный адрес устройства, требующего прерыва- 45 ни .
Максимальный адрес формируетс  следующим образом.
Сравниваютс  сначала старшие разр ды адресов устройств всех каналов. 50 При этом, если старщий разр д адреса одного из каналов равен. 1, то сра- батьшает элемент НЕ 38, устанавлива  значени  старшего разр да магистрали 22 равным О, а на выходе элемента 55 или: 37 формируетс  уровнем логической 1 сигнал группы выходов 17.
Старший разр д группы выходов 17 уровнем логической 1 разрешает про 3
хождение второго разр да адреса канала через элемент И 35 на элемент НЕ 38.
В тех каналах, в которых старший разр д адреса канала равен О, не формируетс  разрешение на сравнение последующих разр дов. Если старшие разр ды адресов всех каналов, требующих прерывание, равны О, то старший разр д адресной магистрали 22 устанавливаетс  равным 1, в результате чего срабатывают элементы ИЛИ 18 во всех каналах, устанавлива  стар- ший разр д группы выходов 17 в 1, и разрешает тем самым сравнение следующих ,раз р дов адреса. Аналогично описываемому происходит сравнение всех последующих разр дов адресов каналов , в которых сформирован сигна/г запроса на прерывание . В результате на магистрали 22 устанавливаетс  инверсное значение максимального адреса канала, требующего прерывани .
При обращении ЭВМ к какому-либо оконечному устройству, в нем формируетс  ответное слово и формирз етс  сигнал Передать ответное слово по входу 33. По этому сигналу в канале, соответствующем данному оконечному устройству, срабатывает элемент ИЛИ 12, формиру  уровнем логической . 1 сигнал, по которому осуществл етс  запись максимального адреса из магистрали 22 в регистр 6 и устанавливаетс  в ) триггер 2, формиру  сигнал Передача вектора прерывани  на выходе 25. При этом на инверсных выходах регистра 6 формируетс  вектор прерьгеани , передаваемый данным оконечньхм устройством в ответном слове . Дл  организации гибкой процедуры прерываний в каждом канапе предусмотрен механизм маскировани  прерывани . Дн  маскировани  запроса на прерывание из ЭВМ поступает команда, по которой оконечное устройство выраба- Тьгаает сигнал Установка маски на входе 27, устанавливающий в I триггер 4 в соответствующем канале, блоиру  тем самым на элементе И 3 проождение сигнала запроса на прерьша- ние на блок 16.
Дл  сн ти  маски из ЭВМ на оконечное устройство подаетс  команда, по оторой формируетс  сигнал Сброс аски на входе 28, устанавливающий О триггер 4, разреша  работу элеента И 3.
397164
В , когда ЭВМ не ведет об- . мен с оконечными устройствами, дл  передачи вектора прерывани  на все оконечные устройства из ЭВМ поступа- 5 ет команда Передать прерывание и врем , в течение .которого действует эта команда..,
В каждом оконечном устройстве формируетс  сигнал на входе 31 Прин ть
fO врем  выполнени  команды, по которому врем  вьтолнени  Команды, посту-, пающее в дополнительном коде по группе входов 30, записываетс  в счетчик 14. После этого в оконечном устройстt5 ве формируетс  сигнал на входе 29 Передача прерьшани , устанавливающий в 1 триггер 5. При этом разрешаетс  прохождение тактовых импульсов с входа 32 через элемент И 11 на
20 счетчик 14. Если адрес оконечного
устройства, в котором вырабатываетс  . сигнал Запрос, оказываетс  максимальным , то все разр ды группы выходов 17 блока 6 устанавливаютс  в
25 i, при этом срабатьгоает элемент И 7, формиру  через элемент ИЛИ I2 сигнал . записи адреса из магистрали 22 в регистр 6. Одновременно возбзокдаетс  элемент И 9, вырабатыва  сигнал, пос2Q тупаюш 1й в блок 16 приоритета, запреща  тем самым формирование адреса в,сем остальным оконечным устройствам, так как у данного оконечного устройства будет максимальный номер. Затем херез врем , необходимое дл  анализа, срабатьгоает элемент И 10, устанавлива  через элемент РШИ 13 триггер 2 в 1, формиру  сигнал на выходе 25 Передача вектора прерывани , по ко5
40
торому осуществл етс  передача вектора прерывани  от данного оконечного устройства в ЭВМ.
После передачи вектора прерывани  из оконечного устройства поступает сигнал на входе 34, сбрасывающий триггер 2.
По окончании обработки запроса на прерывание, выставленного каким-либо
.оконечным устройством, данное оконечное устройство формирует сигнал на входе 26 Сброс запроса, устанавливающий в О триггер 1 в соответствующем канале, сбрасыва  запрос на
прерьшание.
После прихода сигнала на входе 29 Передача прерывани  на выходе счетчика 14 по вл етс  сигнал пере полнени , устанавливающий в О триггер 5.

Claims (1)

  1. Формула изобретени 
    Многоканальное приоритетное устройство , содержащее каналы, а в каждом канале блок формировани  максимального кода, шесть элементов И, элемент задержки, два элемента ИЛИ, регистр,счетчик и первый триггер, причем нулевой вход первого триггера каждого канала  вл етс  соответст- взпощим входом сброса прерывани  уст- ройства, выходы прерывани  которого соединены с единичными выходами первых триггеров всех каналов, группа информационных входов счетчика каждого канала  вл  етс  соответствующей группой кодовых входов устройства, соответствующий сигнальный вход nejj- вой группы сигнальных входов которого соединен с входом управлени  за- писью счетчика соответствующего кана ла, блок формировани  максимального кода содержит две группы элементов И, группу элементов ИЛИ и группу элементов НЕ, выход первого элемента И каждого канала соединен с первым вхо дом первого элемента И первой группы блока формировани  максимального кода своего канала, отличающеес  тем, что, с целью сокращени . объема оборудовани , оно содержит в каждом канале второй, третий и четвертый триггеры, причем единичный вход второго триггера каждого канала  вл етс  соответствующим запросным входом устройства, соответствующий ответный вход, группы ответных входо которого соединены с входом сброса второго триггера соответствующего канала , каждый вход маскировани  устройства соединен с единичным входом третьего триггера соответствующего канала, соответствующий вход сн ти  маски устройства соединен с входом сбрбса третьего триггера соответст- 1вующего канала, единичный вход чет- вертого триггера каждого канала соединен с соответствующим сигнальным входом второй группь сигнальных входов устройства, первый вход первого элемента ИЛИ каждого канала соеди- ней с соответствующим входом третьей группы сигнальных входов устройства, тактовый вход устройства соединен с
    первь;М входом второго элемента И каждого канала, кажда  группа адресных входов устройства соединена с первы- ш входами элементов И первой группы, начина  со второго элемента И блока формировани  максимального кода одноименного канала в каждом канале пр мой выход второго триггера и инверсный вьпсод третьего триггера соединены с первым и вторым входами - третьего элемента И своего канала, выход третьего элемента И каналу соединен с. вторыми входами элементов И первой группы блока формировани  максимального кода своего канала и с первым входом четвертого элемента И своего канала, второй вход четвертого элемента И каждого канала соединен с пр мым выходом четвертого, триггера своего канала, с первым входом первого элемента И и с вторым входом второго элемента И своего канала, выход второго элемента И канала соединен со счетным входом счетчика своего в:анала, выход переполнени  счетчика канала соединен с входом сброса четвертого триггера своего канала , инверсный выход четвертого триггера канала соединен с первым входом п того элемента И своего канала , вторые входы первого и п того элементов И каждого канала соединены с выходом первого элемента ИЛИ своего канала и с тактовым входом регистра своего канала, группа входов четвертого элемента И канала соединена с выходами элементов ИЛИ группы блока формкфовани  максимального кода- своего канала, выход четвертого элемента И канала соединен с вторым входом первого элемента ИЛИ своего канала , выход первого элемента И соеди нен с первым входом шестого элемента И и через элемент задержки - с вторым входом шестого элемента И своего канала, выходы п того и шестого элементов И канала соединены с первым и вторым входами второго элемента ИЛИ своего канала, выход второго .элемента ИЛИ канала соединен с входом сброса первого триггера своего канала , выходы элементов НЕ группы блока формировани  максимального кода каждого канала объединены и соединены в группой информационных входов регистра каждого канала, группа выходов регистра каждого канала  вл етс  соот712397
    ветст1зующей группой, информационных . выходов устройства, в каждом блоке формировани  максимального кода выход элемента И первой группы соединен с входом одноименного элемента 5 НЕ группы и с первым входом одноименного элемента ИЛИ группы, выход каждого элемента ИЛИ группы соединен с третьим входом следующего элемента И первой группы и с первым входом од- 10
    168
    ноименного элемента Н второй группы, второй вход первого элемента ИЛИ группы соединен с выходом первого элемента НЕ группы, вторые входы элементов ИЛИ группы, начина  с второго, соединены с выходами элементов И второй группы, начина  с первого, второй вход каждого элемента И второй группы соединен с выходом элемента НЕ группы, начина  с второго.
    Фиг.1
    Т
    23 25
    Редактор Е.Папп
    Составитель М.Кудр ш(гв Техред Л,Олейк:1Ж .
    Заказ 3397/49 Тираж.671Подписное
    ВНИИГШ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. А/5
    Производственно-полиграфическое предпри тие, г, Ужгород, ул.Проектна , 4
    Корректор М.Шароши
SU843730321A 1984-04-20 1984-04-20 Многоканальное приоритетное устройство SU1239716A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843730321A SU1239716A1 (ru) 1984-04-20 1984-04-20 Многоканальное приоритетное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843730321A SU1239716A1 (ru) 1984-04-20 1984-04-20 Многоканальное приоритетное устройство

Publications (1)

Publication Number Publication Date
SU1239716A1 true SU1239716A1 (ru) 1986-06-23

Family

ID=21115030

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843730321A SU1239716A1 (ru) 1984-04-20 1984-04-20 Многоканальное приоритетное устройство

Country Status (1)

Country Link
SU (1) SU1239716A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 830388, кл. G 06 F 9/46, 1981. . Автррское свидетельство СССР № П28257, кл. G 06 F-9/46, 1984, 1984. *

Similar Documents

Publication Publication Date Title
GB1168086A (en) Time Divisional Accumulation and Distribution System for Digital Information
SU1239716A1 (ru) Многоканальное приоритетное устройство
US3719930A (en) One-bit data transmission system
SU1361553A1 (ru) Асинхронное устройство переменного приоритета
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU1481765A2 (ru) Устройство дл управлени очередностью обслуживани
SU1446620A1 (ru) Устройство приоритетного прерывани дл микроЭВМ
SU1509914A1 (ru) Устройство дл ввода информации
SU1686452A1 (ru) Устройство дл сопр жени ЭВМ с каналом передачи данных
SU553610A1 (ru) Устройство дл сопр жени
SU525939A1 (ru) Устройство дл сопр жени процессора обмена с каналами св зи
SU1472911A1 (ru) Устройство дл сопр жени абонентов с ЦВМ.
SU1432522A1 (ru) Устройство дл формировани сигнала прерывани
SU1084794A1 (ru) Устройство дл обслуживани запросов в пор дке поступлени
SU1179356A1 (ru) Устройство дл ввода-вывода информации
SU1472903A1 (ru) Устройство дл модификации адреса в цифровой сети
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1249525A1 (ru) Устройство дл сопр жени процессоров в вычислительных сет х
SU1259276A1 (ru) Адаптер канал-канал
SU840873A1 (ru) Устройство дл сопр жени
SU941978A1 (ru) Устройство дл обмена информацией
SU1239717A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1332526A1 (ru) Счетчик
SU1176360A1 (ru) Устройство дл передачи и приема информации
SU1251079A1 (ru) Устройство дл обслуживани запросов