SU1236455A1 - Устройство дл регистрации информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике. Целью изобретени   вл етс  повышение надежности устройства регистрации. Поставленна  цель достигаетс  введением в устройство счетчиков адреса записи и считывани , управл ющих работой блока пам ти, представл ющего собой оперативное запоминающее устройство (ОЗУ), содержащее емкость пам ти , равную количеству кодовых комбинаций знаков, подлежащих регистрации за один цикл испытаний изделий. Наличие ОЗУ и счетчиков- адреса позво- в случае выхода из стро  печатающего механизма после его ремонта или замены проводить многократное считывание информации без проведени  повторных испытаний издели . Считывание информации, занесенной в блок пам ти, происходит без стирани . Таким образом, в блоке пам ти хранитс  вс  информаци , полученна  в процессе испытаний издели , и при необходимости возможна многократна  регистраци  информации. Устройство дл  регистрации информации может быть использовано в системах управлени , решающих задачи контрол  и испытаний. 1 ил. с € (Л ю со 05 4ik СЛ ел

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах регистрации информации, выводимой , из ЭВМ.

Целью изобретени   вл етс  повышение надежности устройства за счет обеспечени , сохранени  информации в случае отказа блока печати.

Функциональна  схема устройства приведена на чертеже.

Устройство содержит блок 1 сопр жени , дешифратор 2, блок 3 пам ти, преобразователь 4 кода, блок 5 управлени , коммутатор 6, первый 7 и второй 8 счетчики, блок 9 синхронизации блок 10 печати, элемент ИЛИ 11, элемент 12 задержки, второй 13,третий 14 четвертый 15, п тый 16 и шестой 17 элементы ИЛИ, блок 18 ком чута1дии.

Блок 18 коммутации содержит триг- fep 19 первый 20 и второй 21 элементы И, элементы 22-24 коммутации,

Блок 5 управлени  содержит схему 25 управлени  электродвигателем и усилители 26 печати.

Блок 9 синхронизации содержит элемент 27 задержки и схему 28 формировани  синхроимпульсов.

Устройство работает в двух режимах: Работа с управл ющим вычислительным комплексом (УВК) и Автономна  работа.

В режиме Работа с УВК устройство работает следующим образом.

Перед началом работы устройство устанавливаетс  в исходное состо ние По инициативе УВК и при наличии на выходе устройства сигнала Готовност приемника (ГП), на вход блока 1 поступает перва  кодова  комбинаци  данных (D)5 соответствующа  команде Запись. Из блока 1 кодова  комбинаци  поступает на дешифратор 2, на выходе которого формируетс  сигнал Запись. Этот сигнал через элемент ИЛИ 11 подготавливает блок 3 пам ти к записи информации и переключает коммутатор 6 5 которьй подключает к блоку 3 счетчик 7. Одновременно с информацией из УБК поступает сигнал сопровозвдени  (ВР) , который через блок 1 поступает на счетчик 7, последний формирует адресные сигналы дл  управлени  блоком 3. Сигна.ры ВТ) через элемент ИЛИ 13 и элемент 12 задержки поступают на блок 3 дл  си - хронизации записи данных. По первому

Ш

15

20

25

364552

сигналу В1 через элементы ШШ 14 срабатывает схема 25 управлени  ЭД, котора  включает электродвигатель блока 10 печати.

5 Втора  и последующие комбинации данных поступают в блок 3, который осуществл ет запись поступакщих данных в  чейки, адрес которых определ ет счетчик 7, Последн   кодова  комбинаци , поступающа  из УВК, представл ет собой команду КОНЕЦ ТЕКСТА, котора  записываетс  в блок 3.

После занесени  всей информации в блок 3 н  блок 1 из УВК поступает код команды ЧТЕНИЕ. Дешифратор 2 формирует сигнал Чтение, который через элемент ИЛИ 11 переводит блок 3 в режим считывани , а коммутатор 6 - в режим, при котором к блоку 3 подключаетс  счетчик 8 и разрешает схеме 28 преобразовывать синхроимпульсы, по- ступаю-ш 1е из блока 10, в уровень сигналов, необходимые дл  работы устройства . С выхода схемы 28 синхроимпульсы через элемент 27 поступают на счетчик 8 дл  формировани  адреса  чейки блока 3, из которой необходимо считывать информацию. Синхроимпульсы через элемент ИЛИ 13 и элемент 12 задержки поступают на блок 3 дл . синхронизации последнего в режиме считывач

ни . Из блока 3 считанна  информаци  поступает на преобразователь 4 кода, где преобразовываетс  в код, прин тый дл  регистрации. С выхода преобразовател  4 информаци  поступает на усилители 26, с помощью которых срабатывает соответствующий электромагнит печати блока 10 и производитс  нанесение отпечатка литеры на бумагу или выполн етс  служебна  команда .

Последн   считанна  из блока 3 кодова  комбинаци , представл юща 

45 команду КОНЕЦ ТЕКСТА, поступает на преобразователь 4 который преобразовывает ее в сигнал Сброс. Сигнал Сброс через элемент ИЛИ 17 поступает на вход счетчика 7 и че50 рез элемент ИЛИ 16 - на вход счетчика 8 и сбрасывает их в нулевое состо ние, затем через элемент ИЛИ 15 поступает на схему 25, котора  выключает двигатель блока 10, который прекращает вьщачу синхроимпульсов на блок 9.

В режиме Автономна  работа устройство работает следующим образом.

30

35

40

55

По инициативе оператора, нажатием элемента 22 коммутации устройство переводитс  в режим АВТОНОМНАЯ РАБОТА . Элемент 22 коммутации предназначен дл  защиты устройства от слу- чайного нажати  элементов коммутации ПУСК 23 и СТОП 24, а также дл  формировани  на УВК через блок 1 сигнала ГП..,

При нажатии элемента „ПУСК 23 ком- мутации и наличии разрешени  на пр мом выходе триггера 19 на выходе элемента И 20 формируетс  . сигнал Чтение, который через элемент ИЛИ 1 поступает на блок 3, коммутатор 6, блок 9 и устанавливает их в режим считывани . Сигнал Чтение через элемент ИЛИ 14 поступает на блок 5, где запускает схему 25, котора  включает электродвигатель в блоке 10. Работа устройства аналогична описанной по коматще ЧТЕНИЕ.

. При нажатии элемента СТОП 24 коммутации на выходе элемента И 21 формируетс  сигнал Сброс. По этому сигналу через элемент ИЛИ 15 запрещаетс  работа схемы 25 и выключение электродвигател  и формирование синхроимпульсов на блок 9 через элемент ИЛИ 16, сбрасываетс  счетчик 8 и через элемент ИЛИ 17 сбрасываетс  счетчик 7. Считывание информации из блока 3 происходит без стирани .

Claims (1)

1. Формула изобретени 

   Устройство дл  регистрации инфор- ,мации, содержащее блок сопр жени , дешифратор, блок пам ти, коммутатор, .преобразователь кода, блок управлени  блок печати, блок синхронизации и первый элемент ИЛИ, первый выход, группа входов и первый вход блока сопр жени   вл ютс , соответственно, выходом , группой входов и входом устройства , группа .выходов блока сопр жени  подключена к входам дешифратора

   5

   0 5 0

   5 o

   S

   5

   и первой группе входов блока пам ти, втора  группа входов которого подключена к выходам коммутатора, первый вход первого элемента ШШ подключен к выходу дешифратора, а выход - к первому входу блока-пам ти, входу коммутатора и первому входу блока синхронизации , выходы блока пам ти подключены к входам преобразовател  кода , группа выходов которого подключена к группе входов блока управлени , выходы которого подключены к входам блока печати, выход которого подключен к второму входу блока синхронизации , отличающеес  тем, что, с целью повышени  надежности за счет обеспечени  сохранени  информации в случае отказа блока печати, оно содержит два счетчика, со второго по шестой элементы ИЛИ, элемент задержки и блок коммутации, первый выход которого подключен к второму входу блска сопр жени , второй выход ко- toporo подключен к первым входам первого счетчика, второго и третьего элементов ИЛИ, второй выход блока коммутации подключен к вторым входам первого и третьего элементов ИЛИ, выход преобразовател  кода подключен к первым входам четвертого, п того и шестого, элементов ШИ, вторые входы которых подключены к третьему выходу блока коммутации, выходы третьего и четвертого элементов ИЛИ подключены к первому и второму входам блока управлени , выход блока синхронизации подключен к второму входу второго элемента ИЛИ и к первому входу второго счетчика, второй вход которого подключен к выходу п того элемента ИЛИ, выходы первого и второго счетчиков подключены соответственно к первой и второй группам входов коммутатора , выход второго элемента ИЛИ через элемент задержки подключен к второму входу блока пам ти.