SU1234878A1 - Генератор шкалы частот электромузыкального инструмента - Google Patents

Abstract

Изобретение относитс  к электромузыкальным инструментам. В частности к устройствам генерировани  шкалы частот. Т Цель изобретени  -- рас1нирение функциональных возможностей, достигаетс  путе.м обеспечени  одновременного генерировани  всех частот звукор да ири одновременном новьипении надежности работы за счет сокращени  чис, 1а элементов и пеней. Устройство содержит тактовый задающий генератор 1, счетчик 2, сумматор 3 и вычислительное устройство 4. Дл  достижени  поставленной цели в устройство введены: блок пам ти 5, раснредел ите, 1Ь имнульсов 6 и блок задержки 7. Введение этих блоков позвол ет генерировать одновременно частоты всех тинов музыкального звукор да, что расшир ет функциональные возможности устройства . .3 ил. N3 оо 4 00 ОО Фиг. I

Description

Изобретение относитс  к электромузыкальным инструментам (ЭМИ), в частности к устройствам генерировани  шкалы частот.

Целью изобретени   вл етс  расширение функциональных возможностей путем обес- нечени  одновременного генерировани  всех частот звукор да при одновременном повышении надежности работы за счет сокра- и.1,ени  числа элементов и цепей.

На фиг. 1 представлена функциональна  с.хема генератора шкалы частот; на фиг. 2- диаграмма формировани  адресов блока пам ти; на фиг. 3 - диаграммы напр жений в устройстве.

Генератор шкалы частот электромузыкального инструмента содержит последовательно соединенные тактовый генератор 1 (задающий) и счетчик 2, а также сумматор 3 и вычислительное устройство 4, блок 5 la- м ти, распределитель б импульсов и блок 7 задержки, причем выход тактового генератора 1 подключен к тактовому входу вычислительного устройства 4, а через блок 7 задержки -- к входу разрешени  записи канала А блока 5 пам ти и входу разрепю- ни  выдачи информации вычислительного устройства 4, выходы разр дов счетчика 2 подключены к соответствующим, входам канала А блока 5 пам ти, к первой группе входов сумматора 3 и к адресным входам распределител  6, выход нулевого состо ни  счетчика 2 соединен с второй rpynnoii входов сумматора 3 и с входом переноса дев того разр да вычислительного устр011ства 4. выходы сумматора 3 подключены к COOIHCTCT- вуюшим входам адреса канала В б.юка 5 пам ти, входы-выходы канала А которого соединены с соответствующими входами- выходами канала А вычислительного устройства 4, входы-выходы канала В блоки 5 пам ти соединены с входами-вы.чодами канала В вычислительного устройства 4 со сдвигом на четыре разр да в сторону млад- 1НИХ разр дов, причем старшие четыре разр да входов-выходов канала В вычисли- гельного устройства 4 зазем.чены, а старп1ие восемь разр дов входов-выходов канала В блока 5 пам ти подключены также к информационным входам распределител  6, выходы которого  вл ютс  выходами 8 устройства .

Генератор шкалы частот работает следующим образом.

Задающий генератор 1 вырабатывает импульсы с частотой дал 6528240 Гц л « 6,5 МГц (фиг. 2а). Эти импульсы поступают на счетчик 2 адреса, который работает циклически, отсчитыва  коды от 0000 до 1011, т. е. 12 позиций кода (фиг. 2в). Предположим , что в начале работы в  чейках блока 5 пам ти записаны нули (ниже будет показано, что исходное состо ние блока 5 пам ти безразлично), а счетчик 2 адреса находитс  в состо нии 0000. При этом на выходе CR нулевого состо ни  счетчика 2

0

5

0

5

устанав. 1иваетс  потенциал«О, который

поступает на вход переноса С вычислительного устройства 4 по р-му (например, 9-му) раз) ду.

Вычислительное устройство 4 работает в режиме )овапи  данных с входов А, В и переноса сТ, т. с. К.х А + В -J- СТ. Такой режим, например, в микропроцессорной секции КР1802ВС1 устанавливаетс  подачей на входы кода микрокоманд FO ...F7 кола 0110 0010 (эт(Л код не мен етс  в процессе работы). На иходы А и В по предположению 1П блока о пам ти подаютс  нули, ПОЭТОМУ С1 - 1:2 ста1ювитс  результатом. Как то;1ько блок 7 задержки выдает импульс ((jnir. 26), по входу t:D разрешени  выдачи информации вычислительного устройства 4 разрешаетс  выдача данных на выходы А, а блок 5 пам ти переходит в режим записи но каналу у, т. е. принимает информацию. Следует отметить, что входы и выходы как и блоке 5 пам ти, так и в вычислительном устройстве 4 обратимые. Поэтому шина данных А показана па ф и г;. 1 двунаправленной.

Таким об)азом. С1 1 2 записываетс  в блок 5 пам ти по адрес канала А 0000 (в дальнейшем это адрес ХУ 1) и представл ет собой q)i. Блок 5 пам ти, состо щий из регистров типа КР 1802ИР1, имеет ту особенность, что в нем можно одновременно производить запись по каналу А и считывание по каналу В. В данном случае адрес канала В такой же, как и адрес канала А, так как на второй вход сумматора 3 подаетс  «О п поэтому на его выходе то же, что и па входе. При этом после окончани  импульса задержки на В1)1ходах А и В блока 5 пам ти устанаиливастс  одно и то же число 1-2, по с р.ыходов В блока 5 пам ти

это подаетс  на входы В вычислитель- пого устрг)йсгва 4 со сдвигом на 4 разр да, т. е. на А подаетс  ф1, а на В - A(pi cpi/16. Передний фронт второго тактового импульса задающего 1 енератора 1, поступа  па тактовый вход CLK вычислительного устройства 4, произв одит операцию суммировани  А + В -L С1. Так как счетчик адрепри этом в состо ние 0001, то будет «О, а .А + В ф: -|са 2 переп1ел па входе С1

-f q:,/16 2 - Это число по вто- )ому задержанному импульсу записываетс  в б.юк 5 пам ти по адресу 2 и представ- , 1 ст собой ((v qi + Аф|. После окончани  второго задержанного импульса на выходах А и В блока 5 пам ти будут (р2 и Лф1. Передним фронтом третьего тактового импульса производитс  операци  суммирова1П1Я (f 2 --Ь A(|:I ф2 + %/1б. Это число ПО

3-му задержанному импульсу записываетс  по адресу Ж 3 как фз, и далее повтор етс  последовательно описанный алгоритм. На фпг. 2д показано, как при этом мен ютс  адреса А и В блока пам ти. Видно, что кроме случа , когда код счетчика 2 равен 0000 (адрес А равен адресу В), адрес В

на 1 меньше адреса А. Дл  организации адреса В используетс  сумматор 3. На его пергзый вход подаетс  код счетчика 2, а на второй вход - импульс н левого состо ни  CR счетчика 2. При CR О число 0000 на первом входе сумматора поступает па выход без изменений. При других состо ни х счетчика 2 CR 1 и в сумматоре 3 производ тс , например, операции (без учета переноса): 0001 + , 0010 + -|- 1111 0001 и т. д., что эквивалентно вычитанию единицы.

В качестве сумматора 3 может быть использована микросхема 155ИД13.

В первом цикле из двенадцати импульсов задаюпа.его генератора 1 в двенадцать  чеек пам ти блока 5 занос тс  исходные значени  (pi, (f:, ((;s, -.., (р в следующем цикле в  чейку Л 1 заноситс  еще единица через вход переноса С1, т. е. (fi удваиваетс , iioc.ie этого последовательно удваиваютс  ((. pi, ..., cpio. ГТосле гп-го цикла числа в  чейках 1 12 увеличиваютс  в m раз. Этот процесс накоплени  чисел показан на фиг. За. При этом видно, что на S-м разр де блока 5 пам ти во вре.мени образуетс  меандр с частотой 1|, а в S -Ь 1-м - с частотой 1:/2 и т. д. (фиг. 36. в), т. е. могут быть одновременно получеш час юты раз.чичных октав.

Абсолютные значени  частот f, определ ютс  следующим образом. Если в  чейку № I блока 5 пам ти на каждом цикле из 12 импульсов задающего генератора 1 поступает «1 по р-му разр ду, то на S-M разр де () образуетс  .меандр с частотой

Г.лд/12 „,:-. fi. 1  чейке № 2, где благодар 

добавке Л(ч накопление происходит быстрее, на S-M разр де fi (1 + 1/16) fi, в  чейке ЛГо 3 f-i f,, + All, в  чейке К« 4 f., f, + + Af2 и т. д. Разр дна  сетка данпого устройства имеет вид

a i3i; aifi . ,.:. . auy

часть фазы t

V 24-разр дна  сетка делитс  на три части: чообную часть фазы, целую часть фазы, разр ды октав, при этом в  чейку N° 1 едини- ia через вход переноса С1 вводитс  на 9-м разр де, а сигнал ноты 4-й октавы снимаетс  с 17-го разр да. В 17-.м разр де д.ч  I l единица по вл етс  через 256 2 циклов, поэтому и период частоты равен 256 циклам

г /,о:f - -i6,5 .МГц

частоты f,a.712, т. е. t, 209 Гц, что соответствует «до 4-й октавы . С 18-го разр да снимаетс , следовательно , «до 3-й октавы, с 19-го. - «до 2-й октавы и т. д. С  чейки № 2, очевидно, с 17-го разр да снимаетс  «до-диез 4-й октавы , с 18-го разр да - «до-диез 3-й октавы и т. д.

0

S

о

5

0

5

Со временем 24-разр дпа  сетка в процессе накоплени  чисел переполн етс , и происходит переход в ну.ювые состо ни  по всем разр дам. Поскольку темп накоплени  в различных  чейках , то эти переходы происход т иеодновременио и ec.in. например, в  чейке .V 1 в какой-то момент установилс  ny.ib. то в друг их  чейках будуг какие-то нача.1ьиые фазы. Дл  работы уег- ройства это не имеет значени , т. к. темп накои.чени  чисе.1 в  чейках опреде,  етс  прежде всего темпом поетун. 1ени  единипы в  чейку 1, от которой к другим  чейкам темп постепенно парапи1ваетс , а начальн1)1с фазы сигналов нот д.1  работы ЭМП несущественны .

Информации со старших разр дов блока 5 пам ти (с 17-го по 24-й) поступает па информациоппьк входы распределител  (i. Расиределите. И) состоит из пабора строби- руемых деп1И(()аторо1). количество которых равно числ октав. Па каждый и: этих де- и ифраторов па адресные входы подаетс  код счетчпка 2, а на информационный вхо.ч (вход строба) юстуиает сигна,1 с одного из разр дов б.юка п пам ти. Например, Koi - да в б. юке 5 пам ти опрап1И15аетс  jVo 7, в деп1И1)раторе информаци  noi rv- iaer на 7-i i выход. Распределитель б, га-чпм об- )азом, имеет cTo.ibKo выходов, ско.чько noi имеетс  во Bcei i клавиатуре Э.МИ. Па ка:нч- до.м из В1)1ходон де1пи1|1раторо1 (шспрсдели- тел  6 но в.1 юпч   пачки со скважностью 12, соот1 ,етстьуюии1е меанд 1 на даином разр де ((иг. 3 б, в, г). иачки частота пмпхльсов равна Ь.;./12. а частота самих пачек соответствует часготе ноты. Если па к,1авиатуре (иа контакты которой подаютс  ciinia. ibi с выхода 8) нажать одиовремсппо две или бо.чее, то образуетс  пачек имиульсов, как показано иа фи1 . Зд. В .1а.и нейн1см в уси.штеле низкой частоты выдел ютс  суммарные низкочастогпые сигпа.1ы, как пока:5ап() па фиг.- 3с.

Поскольку дробна  часть занимает 8 разр дов, то обеснечиваете  точность в 1/256 по частоте, т. е. ±0,2%.

Таким образом, введение новых у:. 1он (блока 5 пам ти, блока 7 задержки, lac- преде. штел  6) иозпол ет -енерпровать од- новременно частоты всех типов музыка. ib- ного звукор да, что расп1ир ет функциональные возможности устройства. Кроме того , цутем применени  крунных функциональных блоков снижаетс  число элементов и цепей и иов зппаетс  падежносгь работы устройства.

Генератор П1ка.1ы частот э.1ектпо ; ,:-- кальпого ппсгр л1е1гга. содержании икмслп вате, сос.чинеипые такт;)..)Г1 генератор

и счетчик, а также сумматор и вычислительное устройство, отличающийс  тем, что, с целью расширени  функциональных возможностей путем обеспечени  одновременного генерировани  всех частот звукор да при одновременном повышении надежности работы , в него введены блок пам ти, распределитель импульсов и блок задержки, причем выход тактового генератора подключен к тактовому входу вычислительного устройства , а через блок задержки - к входу разрешени  записи канала А блока пам ти и входу разрешени  выдачи информации вычислительного устройства, выходы разр дов счетчика подключены к соответствующим входам канала А блока пам ти, к первой группе входов сумматора и к адресным входам распределител , выход нулевого состо е Операц, ,+ 41/-,

Фиг.2

ни  счетчика соединен с второй группой входов сумматора и с входом переноса вычислительного устройства, выходы сумматора подключены к соответствующим входам адреса канала В блока пам ти, входы-выходы канала А которого соединены с соот- 1 етствую1цими входами-выходами канала А вычислительного устройства, входы-выходы канала В блока пам ти соединены с входами- выходами канала В вычислительного устройства со сдвигом на четыре разр да в сторону младших разр дов, причем старшие четыре разр да входов-выходов канала В вычислительного устройства заземлены, а старшие восемь разр дов входов-выходов канала В блока пам ти подключены также к информационным входам распределител , выходы которого  вл ютс  выходами устройства.

f,,/

Фиг,.

Claims (1)

1. Формила изобретения

   Генератор шкалы частот элек: номе '.накального инструмента, содержащий последе вательно соединенные тактовый генератор и счетчик, а также сумматор и вычислительное устройство, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения одновременного генерирования всех частот звукоряда при одновременном повышении надежности работы, в него введены блок памяти, распределитель импульсов и блок задержки, причем выход тактового генератора подключен к тактовому входу вычислительного устройства, а через блок задержки — к входу разрешения записи канала А блока памяти и входу разрешения выдачи информации вычислительного устройства, выходы разрядов счетчика подключены к соответствующим входам канала А блока памяти, к первой группе входов сумматора и к адресным входам распределителя, выход нулевого состоя ния счетчика соединен с второй группой входов сумматора и с входом переноса вычислительного устройства, выходы сумматора подключены к соответствующим входам 5 адреса канала В блока памяти, входы-выходы канала А которого соединены с соответствующими входами-выходами канала А вычислительного устройства, входы-выходы канала В блока памяти соединены с входамивыходами канала В вычислительного устрой¹⁰ ства со сдвигом на четыре разряда в сторону младших разрядов, причем старшие четыре разряда входов-выходов канала В вычислительного устройства заземлены, а старшие восемь разрядов входов-выходов канала В ₁₅ блока памяти подключены также к информационным входам распределителя, выходы которого являются выходами устройства.

   a clk п Ί п t 6 ЕЛ .....JZL — t 0000 0001 0010 0011 1011 - г св ~ t д fidpA 1 г 3 ч- /2 АдрВ 1 1 2 3 11