SU1234842A1 - Multichannel interface for linking using equipment with digital computer - Google Patents
Multichannel interface for linking using equipment with digital computer Download PDFInfo
- Publication number
- SU1234842A1 SU1234842A1 SU843832639A SU3832639A SU1234842A1 SU 1234842 A1 SU1234842 A1 SU 1234842A1 SU 843832639 A SU843832639 A SU 843832639A SU 3832639 A SU3832639 A SU 3832639A SU 1234842 A1 SU1234842 A1 SU 1234842A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- address
- messages
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл приема информации в электронную вычислительную машину по нескольким асинхронным каналам. Целью изобретени вл етс упрощение устройства. Устройство содержит группу каналов приема сообщений, группу элементов И, блок двухадресной пам ти , дешифратор адреса, генератор импульсов , два элемента ИЛИ, причем каждый канал приема сообщений содержит блок хранени сообщений, коммутатор считьшани , триггер, элемент И. 1 ил. to со й4 00 4 ЮThe invention relates to computing and can be used to receive information into an electronic computer through several asynchronous channels. The aim of the invention is to simplify the device. The device contains a group of channels for receiving messages, a group of elements AND, a block of two-address memory, an address decoder, a pulse generator, two OR elements, each message receiving channel contains a message storage unit, a switch that sends a trigger, a trigger, element I. 1 Il. to soy4 00 4 Yu
Description
II
Устройство относитс к вычислительной технике и может быть использовано дл приема информации в электронную вычислительную машину по нескольким асинхронным каналам.The device relates to computing and can be used to receive information into an electronic computer through several asynchronous channels.
Цель изобретени - упрощение устройстваThe purpose of the invention is to simplify the device.
На чертеже изображена блок-схема устройства.The drawing shows a block diagram of the device.
Многоканальное устройство дл сопр жени абонентов с цифровой вычислительной машиной содержит каналы i-3 приема сообщений, каждый из которых включает блок 4.хранени сообщений , входы 5-7 устройства, коммутатор 8 считьгоани , элемент И 9, триггер 10, группу элементов И 11 и 12, генератор 13 импульсов, блок 14 двухадресной пам ти, дешифратор 15 адреса , адресный вход 16, элемент ИЛИ 17 выход 18 устройства, элемент ИЛИ 19, вход 20 чтений.The multichannel device for interfacing subscribers with a digital computer contains i-3 channels for receiving messages, each of which includes a message storage unit 4., inputs 5-7 of the device, switch 8, connect, And element 9, trigger 10, And 11 group of elements 12, a pulse generator 13, a block of 14 two-address memory, an address decoder 15, an address input 16, an OR element 17, an output 18 of a device, an OR element 19, an input 20 of readings.
Устройство работает следующим образом .The device works as follows.
При поступлении сообщени на какой-либо вход, например вход 5, оно записываетс в блок 4 хранени сообщений канала I. Триггер 10 выраба- тьшает сигнал Готовность, который поступает на вход элемента И 9, и сигнал Запрет который поступает на вход элемента И 1 и запреЕ(ает прохождение импульса - проса с вьпкода генератора 13 импульсов в канал 2, При поступлении импульса с вьпсода генератора 13 элемент И 9 вырабатывает сигнал, по которому сообщение с блока 4 хранени сообщений через ком- - мутатор 8 поступает на вход элемента ИЛИ 17 Кроме того, сигнал с }зы- хода элемента И 9 поступает на вход элемента ИЛИ 19, где формируетс сигнал записи в блок 14 дпухадреской пам ти, и на нулевой вход триггера 10 где по этому сигналу производитс сброс сигналов Готовность и Запрет . Дешифратор 15 адреса выдел ет из информации, посттоающей на элемент Ш1И 17, адрес, который поступает на второй адресный вход блока 14 двухадресной пам ти. При этом информаци с выхода элемента Iirni 17 по адресу, сформированному в дешифраторе 15, и управл ющему сигналу записи, вьфаботанному элементом ШШ t 9, эапи- сьгоаетс в блок 14 двухадресной пам ти .When a message arrives at any input, for example, input 5, it is recorded in channel I message storage block 4. Trigger 10 generates a Readiness signal, which is fed to the input of the And 9 element, and a Ban signal, which is fed to the input of the And 1 and It blocks a pulse — a millet from the generator's output of 13 pulses into channel 2. When a pulse arrives from the generator's output 13, the element AND 9 generates a signal that sends a message from the message storage unit 4 through the switch 8 to the input of the element OR 17 Except addition signal with} Element 9's input is fed to the input of element OR 19, where a recording signal is generated in block 14 of the memory memory, and to zero input of trigger 10 where the Ready and Disable signals are reset by this signal. The decoder 15 addresses extracts from the information to the element ШИИ 17, the address that arrives at the second address input of the block 14 of the dual-address memory. At the same time, the information from the output of the element Iirni 17 to the address formed in the decoder 15 and the control signal of the record 9 in block 14 two-digits waist memory.
10ten
1515
2020
23484222348422
Следующий импульс с выхода генератора 13 поступает через элемент И 11 дл опроса следующего канала 2. Если в канале 2 сообщение прин то в блок 4 хранени сообщений и готово к выдаче (в триггере 0 выработались сигналы Готовность и Запрет), то оно аналогично описанному перезаписьшаетс в блок 14 двухадресной пам ти. Если в канале 2 сообщений нет, то сигнал с выхода элемента И 2 поступает дл опроса в следующий канал. Таким образом , по каждому импульсу генератора 13 производитс перезапись одного сообщени из каналов 1-3 в блок 14 двухадресной пам ти при условии, что такое сообщение поступило хот бы в один из каналов. Если новых сообщений в каналы 1-3 не поступило, то по очередному импульсу с выхода генератора 3 перезаписи сообщени в блок 4 не производитс . Во избежание потери входных сообщений частота следовани импульсов генератора 13 должна быть такой 5 чтобы в минимальный период следовани сообщений на входах 5-7 вкладьшалось количество импульсов , не меньшее числа каналов 1-3. При этом входные сообщени , поступившие на входы 5-7 устройства и записанные в блоках 4 хранени сообщений в соответствующих каналах 1-3, перезаписываютс в блок 14 двухадресной пам ти.The next impulse from the generator 13 output goes through the AND 11 element to interrogate the next channel 2. If the message in channel 2 is received in the message storage unit 4 and is ready for output (in the flip-flop 0, the Ready and Disable signals are generated), it is similarly described to block 14 bicast memory. If there are no messages in channel 2, then the signal from the output of the And 2 element goes to the next channel for polling. Thus, for each pulse of the generator 13, one message is rewritten from channels 1-3 to block 14 of the two-address memory, provided that such a message has arrived at least in one of the channels. If no new messages were received in channels 1-3, then the next pulse from the generator 3 output does not overwrite the message in block 4. In order to avoid loss of input messages, the pulse frequency of the generator 13 should be 5 such that in the minimum period of the messages following the inputs 5-7, the number of pulses, not less than the number of channels 1-3, was inserted. At the same time, the input messages received at the inputs 5-7 of the device and recorded in the message storage units 4 in the corresponding channels 1-3 are rewritten into the block 14 of the dual-address memory.
Содержимое блока 14 двухадресной пам ти поступает в ЦВМ по командам, которые генерируютс в ЦВМ. Дл этого на первый адресный вход 6 и управл ющий вход 20 считываниеь подаютс адрес нужного сообщени и импульс считьшани соответствен ю. При этом на информационном выходе по вл етс сообш;ение, которое поступает на выход 18 устройства и далее в ЦВМ.The contents of block 14 of the dual-address memory enter the digital computer via commands that are generated by the digital computer. To do this, the first address input 6 and the control input 20 are read in the address of the desired message and the impulse to match the corresponding. At the same time, a message appears at the information output, which arrives at the output 18 of the device and then into the digital computer.
2525
30thirty
3535
4040
4545
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832639A SU1234842A1 (en) | 1984-12-25 | 1984-12-25 | Multichannel interface for linking using equipment with digital computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832639A SU1234842A1 (en) | 1984-12-25 | 1984-12-25 | Multichannel interface for linking using equipment with digital computer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1234842A1 true SU1234842A1 (en) | 1986-05-30 |
Family
ID=21154337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843832639A SU1234842A1 (en) | 1984-12-25 | 1984-12-25 | Multichannel interface for linking using equipment with digital computer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1234842A1 (en) |
-
1984
- 1984-12-25 SU SU843832639A patent/SU1234842A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 579607, кл. G 06 F 3/04. Авторское свидетельство СССР № 941979, кл. G 06 F 3/04. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1234842A1 (en) | Multichannel interface for linking using equipment with digital computer | |
US4046963A (en) | Times slot switching | |
JPS57135500A (en) | Data memory protecting circuit | |
GB1533671A (en) | Interface memories | |
JPS57201934A (en) | Memory switching system of buffer circuit | |
JPS56122567A (en) | Digital talking equipment | |
SU1244670A1 (en) | Interface for linking electronic computer with communication channels | |
SU882005A1 (en) | Channel selection unit for information input device | |
SU1536365A1 (en) | Information input device | |
SU1249583A1 (en) | Buffer storage | |
SU1267397A1 (en) | Information input-output device | |
SU1177926A1 (en) | Switching device | |
SU1205150A1 (en) | Peripheral unit simulator | |
SU1425696A1 (en) | Device for interfacing input/output channels with users | |
SU1072035A1 (en) | Information exchange device | |
SU1310827A1 (en) | Interface for linking information source and receiver | |
SU1310831A2 (en) | Multichannel interface for linking the using equipment with digital computer | |
RU2018942C1 (en) | Device for interfacing users with computer | |
SU1727213A1 (en) | Device for control over access to common communication channel | |
SU1522220A1 (en) | Device for interfacing information source with receiver | |
RU2009617C1 (en) | Clock synchronization unit | |
SU1751859A1 (en) | Multichannel converter of series-to-parallel code | |
SU1026163A1 (en) | Information writing/readout control device | |
SU1167752A1 (en) | Device for forming frequency-shift keyed signal | |
SU1619244A1 (en) | Data input device |