SU1234261A1

SU1234261A1 - Устройство дл измерени интенсивности торможени отцепов

Info

Publication number: SU1234261A1
Application number: SU843814939A
Authority: SU
Inventors: Игорь Евгеньевич Захаров; Николай Константинович Модин
Original assignee: Белорусский Институт Инженеров Железнодорожного Транспорта
Priority date: 1984-11-19
Filing date: 1984-11-19
Publication date: 1986-05-30

Description

Изобретение относитс к железнодорожному транспорту и предназначено дл использовани на механизированных и автоматизированных сортировочных горках дл измерени замедлени отцепов в тормозных позици х, оборудованных любыми типами замедлителей, устройство может быть использовано в составе систем управлени торможением отцепов в тормозных позици х и в качестве автономного измерител .

Цель изобретени - повышение достоверности и точности.

На чертеже представлена блок-схема устройства дл измерени интенсивности торможени отцепов.

Устройство дл измерени замедлени отцепов в тормозных позици х содержит допплеровский измеритель скорости 1, выход которого подключен к одному из входов первого регистра 2 пам ти и входу формировател 3 импульсов. Выход формировател 3 соединен с одним из входов счетчика 4, другой вход и выход которого подключены соответственно к выходу генератора 5 импульсов и первому входу регистра 2. Также к выходу формировател 3 подсоединен первый вход вычислительного блока 6. Второй вход и первый и второй выходы вычислительного блока 6 подключены соответственно к выходу и к третьему входу регистра 2 пам ти и к входу второго регистра 7 пам ти.

Замедление вычисл етс по следующей формуле

(i2-irJi) tstitt, + t2)

где аз - замедление отцепа;

k - коэффициент отцепа пропорциональности между скоростью и частотой допплеровского сигнала;

п - количество периодов дл определени замедлени ;

ti,t2 -врем , за которое проходит п периодов допплеровских сигналов. Вычисление замедлени по этой формуле производитс в вычислительном блоке б, выполненном на микропроцессоре, и записываетс в регистре 7.

Устройство работает следующим образом. При торможении отцепа в тормозной позиции скорость его уменьшаетс , следовательно частота допплеровского сигнала,

тоже уменьшаетс . В устройствах измерение периода допплеровского сигнала осуш,еств- л етс путем заполнени периода стабилизированной частотой от генератора 5. Импульсы от генератора накапливаютс в счетчике 4. По фронту сформированного допплеровского сигнала с выхода измерител скорости 1 содержимое счетчика 4 записываетс в регистр 2, формирователь 3 выдает короткий импульс, который подаетс на один из входов счетчика 4, и сбрасывающий его.

На другой вход счетчика подаютс импульсы счета от генератора 5. Таким образом, в регистре 2 периодически записываетс значение последнего периода допплеровского сигнала. Выход регистра 2 подключен ко второму входу вычислительного блока 6.

По переднему фронту сигнала с выхода формировател 3, вычислительным блоком 6 в соответствии с программой разрешаетс считывание информации из счетчика 4 в регистр 2. Эта информаци провер етс , если количество периодов, считанных в регистр 2,

равно 2п, производитс вычисление замедлени по формуле и результат записываетс в регистр 7, микропроцессор переводитс в исходное состо ние. Если количество периодов не равно 2п, микропроцессор также переводитс в исходное состо ние. Процесс измерени периода повтор етс и устройство таким образом непрерывно вычисл ет замедление .

Claims

УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ИНТЕНСИВНОСТИ ТОРМОЖЕНИЯ ОТЦЕПОВ, содержащее вычислительный блок, формирователь импульсов, генератор импульсов, подключенный выходом к перво му входу счетчика и допплеровский измеритель скорости, отличающееся тем, что, с целью повышения точности, оно снабжено регистрами памяти, к первому входу одного из которых подключен выход допплеровского измерителя скорости, к выходу которого подключен вход формирователя импульсов, выход которого соединен с первым входом вычислительного блока и вторым входом счетчика, подключенного выходом к второму входу первого регистра памяти, третий вход и выход которого связаны соответственно с первым выходом и вторым входом вычислительного блока, второй выход которого соединен с входом второго регистра памяти.