SU1228236A1 - Генератор псевдослучайных последовательностей - Google Patents
Генератор псевдослучайных последовательностей Download PDFInfo
- Publication number
- SU1228236A1 SU1228236A1 SU843818009A SU3818009A SU1228236A1 SU 1228236 A1 SU1228236 A1 SU 1228236A1 SU 843818009 A SU843818009 A SU 843818009A SU 3818009 A SU3818009 A SU 3818009A SU 1228236 A1 SU1228236 A1 SU 1228236A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- modulo
- input
- adder
- outputs
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к импульсной технике. Цель изобретени - расширение функциональных возможностей генератора и его помехоустойчивости. Устройство содержит регистры 1 и 2 сдвига, управл емые сумматоры 3.1,.. ...,3.т ПО; модулю три, направл емые сумматоры 4.1,...,4(т-) по модулю три, блок 5 устранени сбоев, блок 6 управлени , преобразователь 7 двоичного кода в троичнь й, генератор 8 тактовых импульсов и двухсекционные ключи 9.1,...,9(т-1). Введение в устройство m управл емых сумматоров по модулю три, где га - максимальна разр дность генератора, т-2 неуправл емых сумматоров по модулю три дополнительно , блока 5 устранени сбоев, т-1 двухсекционных ключей 9, блока 6 управлени , конкретное выполнение управл емого и неуправл емого сумматоров , блока устранени сбоев и блока управлени позвол ет получить двоичные и троичные последовательности на основе двоичных и троичных многочле- нов произвольной структуры. 4 з.п. ф-лы, 5 ил. С о (Л to to 00 к 00 О) ;гда.. /
Description
Изобретение относитс к импульсно технике.
Цель изобретени - расширение функциональных возможностей генератора за счет получени двоичных и троичных последовательностей на основе двоичных и троичных многочленов произвольной структуры и повышение помехоустойчивости генератора.
На фиг. 1 представлена структурна схема генератора псевдослучайных последовательностей; на фиг. 2 - пример вьшолнени генератора псевдослучайных последовательностей; на фиг. 3 - временные диаграммы работы генератора псевдослучайных последовательностей; на фиг. А - пример конкретного выполнени блока устранени сбоев; на фиг. 5 - пример конкретного выполнени блока управлени
Генератор псевдослучайных последовательностей (фиг. 1) содержит первы регистр 1 сдвига, второй регистр 2 сдвига, m управл емых сумматоров 3.1,...,3.т: по модулю три, (га-1) неуправл емых сумматора 4. 1 , ... ,4, .(m-l) по модулю три, блок 5 устранени , сбоев, блок 6 управлени , преобразователь 7 двоичного кода в троичный , генератор 8 тактовых импульсов , (m-l) двухсекционных ключей 9.,...,9.(m-l). Входы синхронизации первого 1 и второго 2 регистров сдвига соединены с выходом генератора 8 тактовых импульсов. Первый и второй входы блока 6 управлени соединены соответственно с пр мым и инверсным выходами первого разр да второго регистра 2 сдвига. Первый и второй пр мые выходы первого управл емого сумматора 3.1 по модулю три соединены соответственно с первым и третьим входами первого неуправл емого сумматора 4.1 по модулю три, второй и четвертый входы которого соединены соответственно с первым и вторым инверсными выходами первого управл емого сумматора 3.1 по модулю три. Первый и второй пр мые выходы j-ro неуправл емого сумматора 4.j по модулю три, где JF,2,...,т-2, соединены соответственно с входами первой 9.(jl) и второй 9.(j2) секций ,3-го двухсекционного ключа 9.J и третьим и первым входами (j+1)-го неуправл емого сумматора 4.(j-(-l) по модулю три, четвертый и второй входы которого соединены соответственно с первым и вторым инверсньми выходами
(3
fi
0
5
5
0
5
j-ro неуправл емого сумматора 4.J по модулю три. Первый и второй пр мые выходы k-ro управл емого сумматора 3.k по модулю три, где ,3,...,т, соединены соответственно с п тым и седьмым входами (k-1)-го неуправл емого сумматора 4.(k-1) по модулю три, шестой и восьмой входы которого соединены соответственно с первым и вторым инверсными выходами k-ro управл емого сумматора 3.k по модулю три. Первый и второй пр мые выходы (m-l)-го неуправл емого сумматора 4.(m-l) по модулю три соединены соответственно с входами первой и второй секций двухсекционного ключа 9. (т-), разр дов первого регистра I сдвига соединены с первыми входами соотЕ;етствующих управл емых сумматоров 3. 1 ,,..., 3 .га по модулю три и первой группой входов блока 5 устранени сбоев 5 втора группа входов которого соединена с выходами разр дов .второго регистра 2 сдвига и вторыми входами соответствующих управл емых сумматоров 3.1j...53.m по модулю три. Первьм выход блока 6 управлени соединен с первым входом преобразова.те- л 7 двоичного кода в троичный, второй вход, которого соединен с выходом первого разр да первого регистра 1 сдвига, информационный вход которого соединен с выходом блока 5 устранени сбоев 5 вход которого соединен с обье- диненным:и вь кодами первых секций двухсекционных ключей 9.I,...,9.(m-l) выходы вторых секций которых обьеди- нены и соединены с информационньм входом второго регистра 2 сдвига. Второй выход блока 6 управлени соединен с дев тыми входами неуправл емых сумматоров 4.1,...,4.(т-I) по модулю три. Третий и четвертый входы 3--го управл емого сумматора 3.1 по модулю три, где ,2,,..,т, соединены соответственно с (21+1)-м и (21+ 2)-м выходами блока 6 управлени .
Каждый управл емый сумматор 3.1,.. .о.,3.ш по модулю три (фиг. 2) содержит два элемента 2-2И-2ИЛИ-НЕ 10 и два элемента НЕ 11, выходы которых вл ютс первым и вторым пр мыми выходами управл емого ,сумматора по модулю три, первый входом которого вл ютс объединенные первые входы элементов 2-2И-2ИЛИ-НЕ 10, вторые объединенные входы которых вл ютс вторым входом управл емого сумматора по модулю три, третьим входом которого вл ютс объединенные третьи входы элементов 2-2И-2ИЛИ-НЕ 10, четвертые объединенные входы которых вл ютс четвертым входом управл емого сумматора по модулю три, первым и вторым инверсными выходами которого вл ютс выходы элементов 2 -2И-2ИЛИ-НЕ 10, выт ходы которых соединены также с входами соответствующих элементов НЕ 11.
Каждый неуправл емый сумматор 4.1,...,4.(га-) по модулю три (фиг. 2) содержит Два элемента 3-ЗИ- ЗИЛИ-НЕ 12 и два элемента НЕ 13, выходы которых вл ютс первым и вторым пр мыми выходами неуправл емого сумматора по модулю три, первым входом которого вл ютс объединенные первые входы элементов 3-ЗИ-ЗИЛИ-НЕ 12, вторые объединенные входы которых вл ютс вторым входом неуправл емого сумматора по модулю три, третьим входом которого вл ютс объединенные третьи входы элементов 3-ЗИ- ЗИЛИ-НЕ 12, четвертые объединенные
входы которых вл ютс четвертым вхо- 25 Формировани троичных последовательдом неуправл емого сумматора по модулю три, п тым входом которого вл ютс объединенные п тые входы элементов З-ЗИ-ЗШШ-НЕ 12, шестые объединенные входы которых вл ютс шестым входом неуправл емого сумматора по модулю три, седьмым входом которого вл ютс объединенные седьмые входы элементов 3-ЗИ-ЗИЛИ-НЕ 12, восьмые объединенные входы которых вл ютс восьмым входом неуправл емого сумматора по модулю три, дев тым входом которого вл ютс объединенные дев тые входы элементов 3-ЗИ-ЗИЛИ-НЕ 12, выходы которых вл ютс первым и вторым пр мыми выходами неуправл емого сумматора по модулю три и соединены с входами соответствующих элементов НЕ 13.
Блок 5 устранени сбоев (фиг. 4) содержит 2-входовый элемент ИЛИ- НЕ 14, 2т-входовый элемент И-НЕ
15,элемент ИЛИ 16 и элемент И 17, выход которого вл етс выходом блока 5 устранени сбоев, первой группой входов которого вл ютс первые
m входов 2т-входовых элементов ИЛИ-НЕ 14 и И-НЕ 15, вторые m входов которых вл ютс второй группой входов блока 3 устранени сбоев, вход которого вл етс первым входом элемента ИЛИ
16,второй вход которого соединен с выходом 2т-входового элемента ИЛИ- НЕ 14. Выход элемента ИЛИ 6 соединен
28236
с первым входом элемента И 17, второй вход которого соединен с выходом 21П-ВХОДОВОГО элемента И-НЕ 15.
Блок 6 управлени (фиг. 5) содер5 жит источник 18 сигнала логического нул , источник 19 сигнала логической единицы, (2т+2) ключей 20.1,...,20. (2т+2). Первый и второй входы первого ключа 20.1 вл ютс соответствен10 но вторым и первым входами блока 6 управлени . Выход i-ro ключа 20.1, где ,2,...,2т+2, вл етс соответствующим i-M выходом блока 6 управлени . Первые входы всех ключей
15 20, кроме первого, соединены с выходом источника 19 сигнала логической единицы. Вторые входы всех ключей 20, кроме первого, соединены с выходом источника 18 сигнала логического
20 нул .
Генератор псевдослучайных последовательностей работает в одном из двух режимов - режиме формировани двоичных последовательностей и режиме
0
5
0
5
0
5
ностеи.
Работа генератора псевдослучайных последовательностей в режиме формиро- троичных -последовательно стей на примере реализации характеристического многочлена третьей степени ( т . е . п 3 ) :
h(x) .
Этому многочлену соответствует следующа троична последовательность
1 1010212221002202012 11200, где М а длина последовательности и определ етс по формуле М, .
Весовые коэффициенты h- этого многочлена представл ютс в виде двоичных двухразр дных чисел. При этом с (21+1)-го выхода блока 6 управлени (фиг. 2) подаетс старший разр д этого числа, а с (21+2)-го выхода - , младший разр д. Соответственно, старший разр д этого числа подаетс на третий вход управл емого сумматора 3.1 по модулю три, а младший разр д - на четвертый вход этого сумматора. Таким образом, в рассматриваемом примере , где h,2, , что в двоичном представлении соответствует: h,10; , замыка-- нием соответствующих ключей 20 блока 6 управлени на источники 18 и 19 сигналов логических нул и единицы на третьи и четвертые входы соответствующих управл емых сумматоров 3.1, 3,2, 3.3 подаютс логические сигналы, соответствующие данному полиному. Через второй ключ 20.2 блока 6 управлени иа дев тые входы неуправл емых сумматоров 4.1, 4.2 подаетс сигнал, определ ющий режим работы генератора псевдослучайных последовательностей - в режиме формировани троичных последовательностей это сигнал логической единицы. Ключ 20.1 блока 6 управлени также обеспечивает необходимый режим работы генератора псевдослучайных последовательностей - в режиме формировани троич- Ных последовательностей ключ 20,1 обеспечивает поступление на первый вход преобразовател 7 двоичного кода в троичный сигнала с пр мого выхода первого разр да (фиг. 3&) регистра 2 сдвига. Обратна св зь определ ема числом га, замыкаетс с помощью двухсекционных ключей 9.1,...,9.(т-1), в данном случае (так как ) с помощью ключа 9.2, по выходу последнего неуправл емого сумматора 4.1 по модулю три - в данном случае сумматора 4.2 (фиг. 3 U, Зф). Все остальные двухсекционные ключи 9 об зательно разомкнуты . Сигналы с выходов разр дов первого регистра 1 сдвига (фиг. Зг, Зе) подаютс на первые входы управл емых сумматоров 3.2, 3.3 по модулю три соответственно. Подаваемые на вторые входы этих сумматоров сигналы (фиг. 34, 3) с выходов разр дов второго регистра 2 сдвига совместно с сигналами с блока 6 управлени , подаваемыми на третьи и четвертые входы этих сумматоров, суммируютс по модулю три в соответствии с выражени ми
SI aI bl+a2 b2;
.Ъ2+а2.Ъ1,
где SI - сигнал на первом пр мом выходе управл емого сумматора 3.1(3.2, 3.3) по модулю три (фиг. Зк, 3м, 3с соответственно); Sg - сигнал на вто- ром пр мом выходе управл емого сумматора 3.1(3.2, 3.3) по модулю три (фиг. ЗА, 3н, Зг соответственно);
I
- сигнал с выхода соответствующего разр да регистра 1 сдвига, по- ступдющий на первый вход соответствующего управл емого сумматора 3.1 по модулю три; Ъ - сигнал, поступающий на третий вход соответствующего управл емого сумматора 3.1 по модулю три с ()-гo выхода блока
10
15
0
5
0
5
0
5
0
5
управлени ; а - сигнал с выхода соответствующего разр да регистра 2 сдвига, поступающий на второй вход соответствующего управл емого сумматора 3.1 по модулю три; Ъ - сигнал, поступающий на четвертьш вход соответствующего управл емого сумматора
3.1по модулю три с (21+2)-го выхода блока 6 управлени .
Полученные на выходах управл емых сумматоров 3,1, 3,2 по модулю три сигналы суммируютс совместно с сигналом с второго выхода блока 6 управлени в неуправл емом сумматоре 4.1 по модулю три, сигналы с пр мых (фиг. Зп, Зр) и инверсных выходов которого совместно с сигналами с пр мых и инверснь1х выходов управл емого сумматора 3.3 по модулю три суммируютс по модулю три в неуправл емом сумматоре 4.2 по модулю три. Сдвиг информации в регистрах 1 и 2 сдвига осуществл етс импульсами с выхода генератора 8 тактовых импульсов (фиг, Зх), Преобразователь 7 двоичного кода в троичный преобразует поступающие на его первый (фиг. 3fr) и второй (фиг. 35) входы сигналы с вы- ходон первых разр дов регистров 1 и 2 сдвига в троичный код (фиг. За).
Работа блока 5 устранени сбоев (фиг.. 4) происходит следующим образом . Всего из 2 возможных состо ний регистров 1 и 2 сдвига есть 3 -I разрешенных. По вление неразрешенных состо ний регистров 1 и 2 сдвига означает возникновение сбойной ситуации . При формировании троичных последовательностей возможны два вида сбойных ситуаций: обнуление обоих регистров 1 и 2 сдвига; установление во всех или одноименных разр дах регистров 1 и 2 сдвига уровней логической единицы.
При обнулении регистров 1 и 2 сдвига на выходе элемента ИЛИ-НЕ 14 по вл етс (фиг, 3э) уровень логической единицы., через элементы ИЛИ 16 и И 17 поступит на информационный вход регистра 1 сдвига, что обеспечит устранение сбойной ситуации в следующем такте работы генератора псевдослучайных последовательностей . При установлении уровней логической едини1.1Ы в нескольких одноименных (например, I.I и 2.1; 1.1,
1.2и 2.1, 2.2) разр дах регистров
1 и 2 сдвига генератор сам восстановит нормальное функционироваЕ1ие, так как эти неразреженные состо ни регистров 1 и 2 сдвига учтены при построении сумматоров 3.1 и 4.i. При установлении всех разр дов регистров 1 и 2 сдвига в единичное состо ние на выходе элемента И-НЕ 15 по витс уровень (фиг. Зи) логического нул , который через элемент И 17 поступит на информационный вход регистра 1 сдвига и обеспечит устранение сбойной ситуации.
При работе генератора псевдослучайных последовательностей в режиме формировани двоичных последовательностей режим работы задаетс подачей сигнала логического нул с выхода ключа 20.2 блока 6 управлени (фиг. 5) на дев тые входы неуправл емых сумматоров 4.1 по модулю три. При этом на первый вход преобразовател 7 двоичного кода в троичный с помощью ключа 20.1 блока 6 управлени подаетс сигнал с инверсного выхода первого разр да регистра 2 сдвига. Подача остальных сигналов при этом аналогична подаче сигналов в режиме ,формировани троичных последовательностей . При формировании двоичных последовательностей сбойной ситуацие вл етс (из описанных вьпие) лишь установление регистров 1 и 2 сдвига в нулевое состо ние одновременно. Устранение этой сбойной ситуации осуществл етс аналогично описанной при формировании троичных последовательностей .
Claims (5)
1. Генератор псевдослучайных последовательностей , содержащий первый и второй регистры сдвига, входы синхронизации которых соединены с выходо генератора тактовых импульсов, преобразователь двоичного кода в троичный первый неуправл емый сумматор по модулю три, отличающийс тем, что, с целью расширени функциональных возможностей генератора за счет получени двоичных и троичных последовательностей на основе двоичных и троичных характеристических многочленов произвольной структуры и повышени помехоустойчивости генератора , он содержит m управл емых сумматоров по модулю три, где m - максимальна разр дность генератора, т-2 неуправл емых сумматора по моду
лю три дополнительно, блок устранени сбоев, m-I двухсекционных ключей и блок управлени , первый и второй входы которого соединены соответственно
с пр мым и инверсным выходами первого разр да второго регистра сдвига, первый и второй пр мые выходы первого управл емого сумматора по модулю три соединены соответственно с первым и
третьим входами первого неуправл емого сумматора по модулю три, второй и четвертый входы которого соединены соответственно с первым и вторым инверсными выходами первого управл емого сумматора по модулю три, первый и второй пр мые выходы j-ro неуправл емого сумматора по модулю три, где ,2 , . . . ,т-2 , соединены соответст-- венно с входами первой и второй секций j-ro двухсекционного ключа и третьим и первым входами j+1-го неуправл емого сумматора по модулю три, четвертый и второй входы которого соединены соответственно с первым и вторым
инверсными выходами j-ro неуправл емого сумматора по модулю три, первый и второй пр мые выходы k-ro управл емого сумматора по модулю.три, где ,3,...,m, соединены.соответственно с п тым и седьмым входами k-1-го неуправл емого сумматора по модулю три, шестой и восьмой входы которого соединены соответственно с первым и вторым инверсными выходами k-ro управл емого сумматора по модулю три, первый и второй пр мые выходы га-1-го неуправл емого сумматора по модулю три соединены соответственно с входами первой и второй секций m-1-ro двухсекционного ключа, выходы разр дов первого регистра сдвига соединены с первыми входами соответствующих m управл емых сумматоров по модулю три и первой группой входов блока устранени сбоев, втора группа входов которого соединена с выходами разр дов второго регистра сдвига и ( вторыми . входами соответствующих m управл емых сумматоров по модулю три, первьш выход блока управлени соединен с первым входом преобразовател двоичного кода в троичный, второй вход которого соединен с выходом первого разр да первого регистра сдвига, информационный вход которого соединен
с выходом блока устранени Сбоев,
вход которого соединен с объединенными выходами первых секций т-1 двухсекционных ключей, выходы вторых сек-i
ций которых объединены и соединены с информационным входом второго регистра сдвига, второй выход блока управлени соединен с дев тыми входами m-I неуправл емых сумматоров по модулю три, третий и четвертый входы ,i-ro управл емого сумматора по модулю три, где ,2,.,,,т, соединены соответственно с и 2i+2-M выходами блока управлени .
2.Генератор по п. 1, отличающийс тем, что управл емый сумматор по модулю три содержит два элемента 2-2И-2ИЛИ-НЕ и два элемента НЕ, выходы которых вл ютс первым и вторым пр мыми выходами управл емого сумматора по модулю три, пер вым входом которого вл ютс объединенные первые входы элементов 2-2И-2ИЛИ-НЕ, вторые объединенные входы которых вл ютс вторым входом управл емого сумматора по модулю три, третьим входом которого вл ютс объединенные третьи входы элементов 2-2И-2ШШ-НЕ, четвертые объединенные входы которых вл ютс четвертым входом управл емого сумматора по модулю три, первым
и вторым инверсными выходами которого вл ютс выходы элементов 2-2И-2ИЛИ- НЕ, выходы которых соединены также с входами соответствую1цих элементов НЕ.
3.Генератор по п. 1, о т л и - чающийс тем, что неуправл емый сумматор по модулю три содержит два элемента 3-ЗИ-ЗИЛИ-НЕ и два элемента НЕ, выходы которых вл ютс первым и вторым пр мыми выходами неуправл емого сумматора по модулю
три, первым входом которого вл ютс объединенные первые входы элементов 3-ЗИ-ЗИЛИ-НЕ, вторые объединенные входы которых вл ютс вторым входом неуправл емого сумматора по модулю три, третьим входом которого вл ютс объединенные третьи входы элементов 3-ЗИ-ЗИЛИ-НЕ, четвертые объединенные входы которых вл ютс четвертым входом неуправл емого сумматора по модулю три, п тым входом которого вл ют5
0
0
5
с объединенные п тые входы элементов 3-ЗИ-ЗИЛИ-НЕ, шестые объединеннью входы которых вл ютс шестым входом неуправл емого сумматора по модулю три, седьмым входом которого вл ютс объединенные седьмые входы элементов 3-ЗИ-ЗИЛИ-НЕ, восьмые объединенные входы которых вл ютс восьмым входом неуправл емого сумматора по модулю три, дев тым входом которого вл ютс объединенные дев тые входы элементов 3-ЗИ-ЗИЛИ-НЕ, выходы которых вл ютс первым и вторым пр мыми выходами неуправл емого сумматора по модулю три и соединены с входами соответствующих элементов НЕ.
4„ Генератор по п. , о т л и - чающийс тем, что блок устранени сбоев содержит 2т-входовый элемент ИЛИ-НЕ, 2т-входовый элемент И-НЕ,, элемент ИЛИ и элемент И, выход которого вл етс выходом блока устранени сбоев, первой группой входов которого вл ютс первые m входов i; 2т-входовых элементов ИЛИ-НЕ и И-НЕ, вторые m входов которых вл ютс второй группой входов блока устранени сбоев 5 вход которого вл етс первым входом элемента ИЛИ, второй вход которого соединен с выходом 2т-входо- вого элемента ИЛИ-НЕ, выход элемента ИЛИ соединен с первым входом элемента И, второй вход которого соединен с выходом 2га-входового элемента И-НЕ.
5. Генератор по п. 1, о т л и - чающийс тем, что блок управлени содержит источник сигнала логического нул , источник сигнала логической единицы, 2m-f-2 ключей, первый и второй входы первого ключа вл ютс соответственно вторым и первым входами блока управлени , выход i-ro ключа , где ,2,...,2т+2, вл етс соответствующим i-M выходом блока управлени , первые входы всех ключей, кроме первого, соединены с выходом источника сигнала логической единицы, вторые входы всех ключей, кроме первого , соединены с- выходом источника curnasia логического нул .
0
.гу-пг.т.д
и.
то
г I и
0
t:ff
гттгI у тг fl g
Ш
ci
i-i
m
m
m
n
Cl
П1
J-l
r±i
nr
-CL. IZL
ri l
ri
m
ri
Г-Г
сллх
П П П n П П rt,riTIJI rf п r
тг fl g г----1 r-i
di
c±
m
ci
di
m
n
Cl
П1
J-l
r±i
nr
-CL. IZL
m
ri
Cxj:
гШ
. J
г вымдов разр дов регистра cdSata . С Mi-Of eu 3
- На регистра I
ФигЯ
С -доё регистра 2 с38ига
С регистра2 J с пр мого выхода разр да 2.1 сдвига с инверсного выхода разр да 2.1
Фиг. 5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843818009A SU1228236A1 (ru) | 1984-11-22 | 1984-11-22 | Генератор псевдослучайных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843818009A SU1228236A1 (ru) | 1984-11-22 | 1984-11-22 | Генератор псевдослучайных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1228236A1 true SU1228236A1 (ru) | 1986-04-30 |
Family
ID=21148812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843818009A SU1228236A1 (ru) | 1984-11-22 | 1984-11-22 | Генератор псевдослучайных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1228236A1 (ru) |
-
1984
- 1984-11-22 SU SU843818009A patent/SU1228236A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 796834, кл. G 06 F 1/02, 198tV Авторское свидетельство СССР № 1056187, кл. G 06 F. 7/58, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2087020C (en) | Device and method for asynchronous cyclic redundancy checking for digital receivers | |
AU669746B2 (en) | Method and device for detection and correction of errors in ATM cell headers | |
AU753041B2 (en) | Sequence generator | |
JPH0595366A (ja) | セル送信回路 | |
SU1228236A1 (ru) | Генератор псевдослучайных последовательностей | |
EP0386908B1 (en) | PCM communication system | |
US5764876A (en) | Method and device for detecting a cyclic code | |
JP2000188555A (ja) | ブロックインターリーブ回路 | |
Jansen et al. | Cascade jump controlled sequence generator and Pomaranch stream cipher | |
US6587986B1 (en) | Error correcting decoder | |
US20030172199A1 (en) | Integrated circuit for targeted bitlength manipulation for serial data transmission | |
SU1591196A1 (ru) | Устройство для кодирования и декодирования с обнаружением ошибок в сообщениях переменной длины | |
SU538365A1 (ru) | Двухтактный п-разр дный сумматор накапливающего типа | |
SU1638790A1 (ru) | Программируема лини задержки | |
JPH05160795A (ja) | ビット誤り率監視回路 | |
RU2107953C1 (ru) | Устройство для записи-воспроизведения многоканальной цифровой информации | |
SU1211731A1 (ru) | Многоканальный сигнатурный анализатор | |
SU1478366A1 (ru) | Устройство передачи информации псевдослучайными сигналами | |
JP3153975B2 (ja) | フレーム同期回路 | |
Castagnolo et al. | High-speed error correction circuit based on iterative cells | |
SU1636993A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1083387A1 (ru) | Декодер циклического кода с исправлением ошибок и стираний | |
SU423255A1 (ru) | Устройство для исправления стираний | |
RU2115248C1 (ru) | Устройство фазового пуска | |
SU684760A1 (ru) | Датчик тестовой псевдослучайной последовательности |