SU1226456A1 - Многоканальное устройство дл приоритетной селекции импульсов - Google Patents
Многоканальное устройство дл приоритетной селекции импульсов Download PDFInfo
- Publication number
- SU1226456A1 SU1226456A1 SU843685735A SU3685735A SU1226456A1 SU 1226456 A1 SU1226456 A1 SU 1226456A1 SU 843685735 A SU843685735 A SU 843685735A SU 3685735 A SU3685735 A SU 3685735A SU 1226456 A1 SU1226456 A1 SU 1226456A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- channel
- input
- trigger
- elements
- inputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс х области вычислительной техники. Цель изобретени - повышение быстродействи . С этой целью устройство дополнительно содержит два элемента И и в каждом канале триггер, Два элемента И и элемент ИЛИ. С соответствующими св з ми это устройство позвол ет повысить быстродействие за счет двухфазной обработки сигнала запроса. Устройство может быть использовано дл организации прерывани программ. 1 ил. (Л С ю к О5 ел О5
Description
1
Изобретение относитс к области вычислительной техники, в частности к приоритетным устройствам, и может быть использовано дл организации прерывани программ.
Цель изобретени - повьнцеиие быстродействи за счет двухфазной об- ,работки сигнала запроса.
На чертеже представлена функциональна схема устройства.
Устройство содержит каналы 1,, элементы И 2 и 3,, триггеры 4-7 элементы И 8-14, элементы ИЛИ 15, элементы НЕ 16 и 17, тактовый вход 18, запросные входы 19, информационные выходы 20, тактовые выходы 27 и 28.
Устройство работает следующим образом.
На тактовый вход 18 поступает сери синхроимпульсов фазы F . На вы- ходе элемента НЕ 17 формируетс инверсна синхросери фазы F .. Перед началом работы на общую шину сброса (не показана) поступает импульс, который устанавливает триггеры 4-7 каждого из каналов в исходное нулевое состо ние, образу , при отсутствии запросных сигналов по входам 20, цепь сквозного переноса импульсов синхронизации фазы FY с входа 18 через элемент НЕ 17 и элемент И 2 на первый тактовый выход 21 и цепь сквозного переноса импульсов фазы F с входа 18 через элемент И 19 на второй тактовый
выход 22.
Предположим, что на запросные. , входы 19 всех трех каналов одновременно поступают сигналы запроса, В каждом канале сработает элемент И 8 и установит соответствующий триггер 4 в состо ние 1. Дл определенности на временной диаграмме будем считать , что запросные сигналы возникают в фазе синхросигнала
С задержкой на врем срабатывани элементов И 10 установ тс в состо ние 1 триггеры 6 всех каналов 1. В hepBOM канале триггер 6 подает разрешающий сигнал на элемент И 13 своего канала и запрещает работу элементов И 13 всех последующих кангшов Далее импульс синхронизации фазы F открывает элемент И 13 первого канал и через элемент И 12 устанавливает в 1 триггеры 7 всех каналов, прин вших запросы. Сигнал с выхода элемента И 13 через элемент ИЛИ 15
5
0 5
0
5
0 5
0 j
56
тупает на соответствующий выход 2С устройства, одновременно устанавли ва триггер 5 первого канала 1 в состо ние , а триггер 4 - в состо ние О. Последний подготавливает к открытию элемент И 9 и через элемент И 11 устанавливает в. О триггер 7 первого канала 1.
Триггер 7 второго канала 1 разрешает работу элемента И 14 своего канала , блокиру элементы И 14 после- каналов и элемент И 2. Синхроимпульс фазы F с выхода элемента И 14 через элемент И 15 второго канала 1 поступает на информационный выход 20, одновременно устанавлива в состо ние 1 триггер 5 и в состо ние О Триггер 4. Последний подготавливает к открытию элемент И 11 и устанавливает триггер 6 через элемент И 9 в исходное нулевое состо ние , разреша работу элемента И 13 следующего канала и выходного элемента И 3. Синхроимпульс фазы F -с выхода элемента И 13 третьего канала 1 через элемент ИЛИ 15 поступает на выход 20 и на входы триггеров 4 и. 5 своего канала. Триггер 4 устанавливаетс в состо ние О, подготавлива к открытию элемент И 9 и устанавлива через элемент И 11 триггер 7 в состо ние О. Последний деблокирует элемент И 14 своего канала и выходной элемент И 2.
Очередной импульс синхросерии фазы Fj через элемент И 9 канала производит сброс в исходное нулевое состо ние триггера 6.Происходит разблокировка элемента И 13 канала и элемента И 3.
Таким образом, на первом тактовом выходе 21 и втором тактовом выходе 22 вычеркиваетс столько импульсов , сколько запросов поступает на .это врем в устройство.
Очевидно, что устройство всегда выполн ет свою функцию приоритетной селекции путем вычеркивани синхронизирующего импульса положительной либо с)трицательнэй фазы синхросерии врем селекции всегда меньше периода , а в случае, когда поступили все запросы, врем селекции возрастает в два раза.
Claims (1)
- Формула изобретениМногоканальное устройство дл приоритетной селекции импульсов,содержащее элемент НЕ и и каналов (п - число запросов), а в каждом канале три триггера, п ть элементов И и элемент НЕ, причем в каждом канале запросньш вход.устройства соединен с первым входом первого элемента И и через элемент НЕ - с входом установки в ноль первого триггера , инверсный выход которого соединен с вторым входом первого элемента И, выход которого соединен с входом установки в 1 второго триггера , причем информационный выход каждого канала соединен с входами установки в 1 и в О соответственно первого и второго триггеров,а пр мой и инверсный выходы второго триггера соединены с первыми входами соответственно второго и третьего элементов И, выходы второго и третьего элементов И соединены с входами установки в 1 и в О третьего триггера соответственно, при этом пр мой выход третьего триггера соединен с первым входом четвертого элемента И, а тактовый вход устройства соединен с вторым входом четвертого элемента И первого канала, с первым входом п того элемента И первого канала и с входом элемента НЕ, выход которого соединен с вторыми входами второго и третьего элементов И первого канала, отличающеес тем, что, с целью повышени быстродействи устройства, оно дополнительн о содержит два элемента И, а в каждом канале триггер, два элемента И и элемент ИЛИ, причем i-и вход (где i 1 - (h-1)j первого5элемента И соединен с инверсным выходом ч етвертого триггера -го канала и с соответствующим входом шестого элемента И J-го канала (где J (i+1)-h), ь,-и вход первого элемента И соединен с инверсным выходом четвертого триггера и -го канала , (л+1)-й вход первого элемента И соединен с вторыми входами второго и третьего элементов И всех каналов и соответствующими входами шестых элементов И всех каналов, i-ый вход второго элемента И соединен с инверсным выходом третьего триггера i-го канала и с соответствующим входом четвертого элемента И J -го канала, п -и вход второго элемента И соединен с инверсным выходом третьего триггера h-го канала (и+1)-й вход второго элемента И устройства соединен с соответствующими входами четвертых элементов И всех каналов и с первыми входами п того и шестого элементов И каждого кана5 ла, вторые входы которых подключены соответственно к инверсному и пр мому выходам второго триггера канала, в каждом канале выходы четвертого и шестого элементов И соединены с со0 ответствующими входами элемента ИЛИ, выход которого вл етс информационным выходом устройства, при этом пр мой выход четвертого триггера каждого канала подключен к соответствующему входу шестого элемента И канала, а выходы первого и второго элементов И устройства вл ютс первым и вторым тактовыми выходами устройства соответственно.0553Редактор Т. КугрьпиеваСоставитель В. МикуцкийТехред В.Кадар Корректор И. ЭрдейиЗаказ 21 ЗА/48Тираж 671ПодписноеВЧИИ1Ш Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна ,4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843685735A SU1226456A1 (ru) | 1984-01-05 | 1984-01-05 | Многоканальное устройство дл приоритетной селекции импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843685735A SU1226456A1 (ru) | 1984-01-05 | 1984-01-05 | Многоканальное устройство дл приоритетной селекции импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1226456A1 true SU1226456A1 (ru) | 1986-04-23 |
Family
ID=21097892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843685735A SU1226456A1 (ru) | 1984-01-05 | 1984-01-05 | Многоканальное устройство дл приоритетной селекции импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1226456A1 (ru) |
-
1984
- 1984-01-05 SU SU843685735A patent/SU1226456A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 817712, кл. G 06 F 9/46, 1979. Авторское свидетельство СССР |Р 607217, кл. G 06 F 9/46, 1975. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1226456A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU1460721A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU1310802A1 (ru) | Устройство дл сравнени чисел | |
SU1084794A1 (ru) | Устройство дл обслуживани запросов в пор дке поступлени | |
SU1295426A1 (ru) | Устройство дл классификации сигналов объектов | |
SU607217A1 (ru) | Многоканальное устройство дл приоритетной селекции импульсов | |
SU811260A1 (ru) | Многоканальное устройство приоритета | |
SU1251127A1 (ru) | Приоритетное устройство | |
SU1265772A1 (ru) | Многоканальное устройство приоритета | |
SU809258A1 (ru) | Устройство дл счета импульсов | |
SU1290514A1 (ru) | Делитель частоты | |
SU1418656A1 (ru) | Коммутатор дл управлени шаговым двигателем | |
SU1550503A1 (ru) | Устройство дл формировани синхросигналов | |
SU1437870A2 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
SU894694A1 (ru) | Формирователь тактовых импульсов | |
SU1283767A1 (ru) | Многоканальное приоритетное устройство | |
SU1675884A1 (ru) | Многоканальное устройство приоритета | |
SU1347080A1 (ru) | Устройство дл обслуживани запросов | |
SU1462291A1 (ru) | Устройство дл определени экстремальных значений последовательности чисел | |
SU1361552A1 (ru) | Многоканальное устройство приоритета | |
SU1483636A1 (ru) | Многостоповый преобразователь временных интервалов в цифровой код | |
SU1195430A2 (ru) | Устройство дл формировани временных интервалов | |
SU1495794A1 (ru) | Многоканальное устройство приоритета дл обслуживани запросов | |
SU1387182A1 (ru) | Программируемый многоканальный таймер | |
SU1218393A1 (ru) | Устройство дл исследовани графов |