SU1205312A2 - Устройство дл исправлени и обнаружени ошибок - Google Patents

Description

нем с входами установки григгеров выход третьего ключевого злемента соединен со счетны - входом первого триггера j выход которого соеди,неп со счетным входом j3Toporo три.ггера. :з1м-- ход которого соединен с че вертым

входом первого ключевого элемента-. I

3. Устройство по п, 1 j о т л и -- чающеес  тем, что обнаружени  ошибок содержит буферный регистр, блок полусумматоров, регист синдрома, элемент 1-ШИ-11Е и диа элемента ИЛИд выход первого элемента ИЛИ соеди15ен с первым выходог) блоИзооретение относитс  к технике .св зи и мол::ет быть использовано д.п.  автоматической коррекции ошибо -; при передаче дискретн1 х сооб1цопий

Цель изобретенна  -- мовыпенисг быстродействи  :

На . изображена с рукт;. рна  схема пpeдJ aгaeмoг o устройстпа.; нп фиг, 2 - структурна  схема блока формирозан.и  полииомоо .кбэк; п.а фиг, 3 - структурна  схема З.нока обнаруже}1и  ош1 бс;к„

Устройство дл  испразлен ;  и обнаружени  ошибок СОл1,ерКИ ОДНОПОрОГОВЫ

блок 1, двуХ11оро1 овый блок 2.буфер- ньй блок 3 пам ти:, основной: б.)1о.к ч- пам ти, полусумматор 5, первый к.лю- чевой элемент Ь, блок 7 формирс ванил полиномов ошибок, зпеилеит И.Ш Е бло:;; 9 обнаружени  ошибок, синхрони:-:а- тор 10, перву:с 11, вт(5рую 12 и третью 13 зыходнью шины, блок 14 кра нени  проверочного вектора, втсрой ключевой элемент 15, упраБл;гю1ц;::й триггер 16, коммутатор 17

Блок 7 формирозани  иолиномсв оишбок содерлшт регистр 18 полинс:-- ма ошибкИ; кл очез; е элементы 19 21, триггеры 22 и 23, элементы FJlM 24 и 2.5.

Блок 9 обнаружени  ошибок ссдар- жит буферный регистр 26, блок 27 полусумматоров, регистр 28 си.ндро- ма, элемент 29, элемепть:: ИЛИ 30 и 31,

51; 2

ка обнаружени  ошибок, второй выход которого соединен с выходом элемента H.lil-iiEj входы которого соединены с выхо- г;ами регистре; синдрома , входы которого ;:)ij j.eii,HHeHbi с входами первого элемента ILIH и подключены к выходам блока полу- с .-7 :маторов, вход.ы которого соединены с .выходами буферного регистра, управл  гадий вход которого подключен к вь ходу iivoporo элемента Ш1И, которого соединены соответственно с первым и EiTopwM управл ющики входами блока обнаружени  ошибок, информационный .зход которого соединен с входом буферного рех истра.

Усм ройсл во раоотает с.педуюшим „ |- -рг1аом.

В тродессс: приема слова с первогс м.;:чода СИ нх р О НИЗ а тора 10 подаютс 

:1 y.-ibcoj; сдви1 а на управл ющий буфер-юг о блока 3 пам ти, г;;: leijHbie управл ющие входы блока 9 of-клрулсе и  ошибок и блока 14 хра- п . проверочного вектора и на уг(1;1аил ющий вход блока 7 форми- ;)оннни  Г7о.:1инома ошибок. При этом с;гм1ш.;;|; принимаемого слова последо- ;; rejijj;::o проход  через однопорого- вый блок 1 ,, преобразуютс  в двоичный

и через буферный блок 3 пам ти апигсь.шаюто  в основной блок 4 пам - s :-i, одновременно поступа  с выхода : уферного блока 3 пам ти через эле- ;-,ент ШШ 8 ка информадионный вход

;;.: ока 9 обнаружени  ошибок з где за- м1:::Л;1ваютс  в буферный регистр 26 и .|;5:.У -у|-:ают на второй вход второго к.- ;оче;зого злемента 15, Одновременно

:.: )и;КОда ДВУХПОрОГОВО ГО 6jJOKa 2 в

;)i;:i-:cTp 18 полинома ошибки блока 7 ;:;и ;мировани  полиномов ошибок запи- i::):::5a OTCK двоичные символы , ,«,,., , - 3brpa6aTbiBaeMj)ie двухпороговым бло- i-.jMv: 2 из принимаемых символов о..; , . ,

;.. ПС следу{эщему правилу: 1, С с.пи символ прин т ненадежно, т.е. анплитуда соответствующего сиг- нилв имеет зкачение расположенное мекдУ двум  noporoBbttvOi уровн ми. У- :: v aHOBneHHbii .ffl в двухпороговом блоке 2. Кроме того, с выхода буферного блока 3 пам ти прин тое двоичное слово записываетс  через элемент ИЛИ 8 в буферный регистр 26 блока 9 обнар окени  ошибок. В ре- зультаЁте через п тактов в основном блоке 4 пам ти оказываетс  записанным прин тое слово, в регистре 18 полинома ошибок блока 7 формировани  полиномов ошибок записан двоичный вектор, в котором единицы соответствуют ненадежно прин тым символам, а в управл ющем триггере 16, к счетному входу которого подключен выход второго ключевого элемента 15, записана величина скал рного произведени  над полем QP прин того двоичног слова на проверочный вектор, записанный в блоке 14, представл ющим собой регистр сдвига. Величина этого скал рного произведени  равна О или 1 в зависимости от того, четное или нечетное число ошибок имеетс  в прин том слове на позици х, отмеченных единицами в проверочном векторе, который  вл етс  элементом проверочного пространства используемого линеного кода. Кроме того, на выходе блока 27 полусумматоров в блоке 9 обнаружени  ошибки формируетс  f -разр дный ( 1 - число проверочных символов в коде) синдром слова, записанного в буферном регистре 26 и если синдром равен нулю, то с выхода элемента ИЛИ 30 на ключевой элемент 19 в блоке 7 формировани  полиномов ошибок поступает нулевой (запрещающий сигнал), отключающий выход блока 7 формировари  полиномов ошибок от полусумматора, а дл  первого ключевого элемента 6 сигнал оказываетс  разрешагадим, подготавлива  его к выдаче информации на первую выходную шину .11. Если же синдром отличен от нул , то первый ключевой элемент 6 закрыт, а выход блока 7 формировани  полиномов ошибок подключен к входу полусумматора 5.

На следующем этапе декодировани  со второго выхода синхронизатора 10 п тактовых импульсов поступают на вторые управл ющие входы блока 9 обнаружени  ошибок основного блока 4 пам ти и блока 14 хранени  проверочного вектора, а также на третий управл ющий вход блока 7 формировани  полиномов ошибок. При этом, если сигнал на выходе блока 9 обнаружени  ошибок равен нулю, то кодова 

0

5

0

5

л11Ь ; инаци  из основного блока 4 пам ти через полусумматор 5 и первый ключевой элемент 6 поступает в последовательном коде на первую выходную iiinny 1 1 устройства, одновременно перезаписыва сь через полусумматор 5 н основной блок 4 пам ти, после чего о а может быть считана в параллельном , коде на третью выходную шину 13 устройства.

Если же сигнал на выходе блока 9 обнархткени  ошибок равен единице, то начинаетс  процесс исправлени  ошибок. Этот процесс  вл етс  многоэтапным , причем на очередном этапе с второго выхода синхронизатора 10 поступают h тактовых импульсов на вторые управл ющие входы основного блока 4 пам ти, блока 9 обнаружени  ошибок и блока 14 хранени  проверочного вектора, а также на третий управл ющий вход блока 7 формировани  полиномов ошибок, в результате чего на выходе полусумматора 5 образуетс  покомпонентна  сумма по модулю два прин той комбинации и очередного полинома ошибки, котора  записываетс  в основной блок 4 пам ти, и через элемент ИЛИ 8 записываетс  в буферный регистр 26 блока 9 обнаружени  ошибок, после чего на выходе блока 27 полусумматоров формируетс  сигнал, в зависимости от значени  которого либо устройство подготавливаетс  к йьщаче продекодированного слова, либо осуществл етс  переход к следующему ;зтапу исправлени  ошибок в прин той комбинации, дл  чего на четвертый управл ющий вход блока 7 формировани  полиномов ошибок с третьего выхода синхронизатора 10 поступает импульс, устанавливающий триггеры 22 и 23 в нулевое состо ние.

При наличии в прин той комбинации обнар- хткенной, но неисправленной ошибки после завершени  всех этапов исправлени  ошибки в регистре 28 синдрома записываетс  нулевое слово, в результате чего на выходе элемента ИЛИ-НЕ 29 формируетс  сигнал обнаружени  ошибки, поступакщий на вторую выходную шину 12 устройства.

0

5

0

После окончани  декодировани  55 прин той комбинации путем установки всех триггеров в исходное состо ние устройство переходит в режим ожидани  следующего слова.

s

При исправлении ошибки чис:ло этапов декодировани  равно в среднем не половине числа ненаде)Е;ко при п тых символов, а оказываетс : в ере. нем вдвое меньше. Это объ сн  етс  тем, что при выполнении проверки Ь записанной в блоке 4 хранени  проверочного вектора э в процессе деко-- дировани  используютс  толькс поли- HOMbij соответствующие ненадежно прин тым симво.аам, ке вход щим Е проверку 1 J в противном случае испол зуютс  только полиномь, соответствующие ненадежно пррш тым символам,, вход щим в проверку h , Например о при использовании линейного кода (14.7) длины 14 с проверо1-;Ной матрицей

Н J- ,,

в р;; честне проверочног о вектора 1может бь;ть выбран вектор h , рав- - ):й сумь1 е первых двух строк матрицы 1-ц т.е. h (10111001100000). Если при этом вектор, в котором единицы С оответствуют ненадежно прин тым символам; имеет вид С (10011010001010), то в устройстве ;н процессе исправлени  ошибки будет 1:ос; едовательно формироватьс  либо :;.олиномь1 X X , Х , если скал рное г. роизведение прин той двоичной комби- }:ации на проверочный вектор i равно I ,. либо поликомы X , X , X в противном случае, т.е. число этапов декоди- рсаани  ,в процессе исправлени  ошиб- K:i йудет в данном случае вдвое мень- , Так как одиночна  ошибка может равноверо тно располагатьс  на любой .сзиции прин той комбинации при ;аличии в проверочном векторе h ров- :;о половины единиц врем  декодировали;;: одного слова уменьщаетс  примерно вдвое.

Редактор А. Ренин

Составитель С.Кривуценко

Техред Т.Тулик Корректор И.Муска

8540/59Тираж 871Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектна , 4

Claims (3)

1 . УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ И ОБНАРУЖЕНИЯ ОШИБОК по авт.св. № 599267, отличающееся тем, что, с целью увеличения быстродействия, в него введены синхронизатор, коммутатор, блок храненйя проверочного вектора, второй ключевой элемент и управляющий триггер, выходы которого подключены к входам коммутатора, информационный вход которого объединен с первым входом второго ключевого элемента и соединен с выходом блока хранения проверочного вектора, а выход подключен к второму информационному входу блока формирования полиномов ошибок, первый выход синхронизатора подключен к управляющему входу буферного блока памяти, к первым управляющим входам основного блока памяти и блока обнаружения ошибок и к второму управляющему входу блока формирования полиномов ошибок, второй выход подключен к вторым управляющим входам основного блока памяти и блока обнаружения ошибок и к третьему управляющему входу блока формирования полиномов ошибок, третий выход синхронизатора соединен с четвертым управляющим входом блока формирования полиномов ошибок, второй вход второго ключевого элемента подключен к выходу буферного блока памяти, и выход - к входу управляющего триггера, первый и второй входы блока хранения проверочного вектора подключены соответственно к первому и второму выходам синхронизатора.

2. Устройство по п.1, отличающееся тем, что блок формирования полиномов ошибок содержит регистр полинома ошибки, три ключевых элемента, два триггера и два элемента ИЛИ, первый вход регистра е полинома ошибки является первым информационным входом блока формирования полиномов ошибок, а выход соединен с первыми входами первого, второго и третьего ключевых элементов, вторые входы которых подключены к первому управляющему входу блока формирования полиномов ошибок, второй информационный вход которого соединен с третьим входом первого ключевого элемента, а выход подключен к выходу первого ключевого элемента, выходы первого и второго триггеров подключены к соответствующим входам первого элемента ИЛИ, выход которого соединен с третьим входом второго ключевого элемента, выход которого подключен к второму входу регистра полинома ошибки, управляющий вход которого соединен с выходом второго элемента ИЛИ, входы которого подключены соответственно к второму и третьему управляющим входам блока формирования полиномов ошибок, четвертый управляющий вход которого соеди

SU ,„,1205312 ней с входами установки триггеров, выход третьего ключевого элемента соединен со счетным входом первого триггера, выход которого соединен со счетным входом второго триггера, выход которого соединен с четвертым входом первого ключевого элемента, I

3. Устройство по п,Г, о т л и ~ чающееся тем, что блок обнаружения ошибок содержит буферный регистр, блок полусумматоров, регистр синдрома, элемент ИЛИ-HE и два элемента ИЛИ, выход первого элемента ИЛИ соединен с первым выходом бло3 5 3 12 ка обнаружения ошибок, второй выход которого соединен с выходом элемента ИЛИ—НЕ, входы которого соединены с выходами регистра синдрома,входы которого объединены с входами первого элемента ИЛИ и подключены к выходам блока полусумматоров, входы которого соединены с выходами буферного регистра, управляющий вход которого подключен к выходу второго элемента ИЛИ, входы которого соединены соответственно с первым и вторым управляющими входами блока обнаружения ошибок, информационный вход которого соединен с входом буферного регистра.