SU1205304A1 - Универсальный счетчик - Google Patents
Универсальный счетчик Download PDFInfo
- Publication number
- SU1205304A1 SU1205304A1 SU843684165A SU3684165A SU1205304A1 SU 1205304 A1 SU1205304 A1 SU 1205304A1 SU 843684165 A SU843684165 A SU 843684165A SU 3684165 A SU3684165 A SU 3684165A SU 1205304 A1 SU1205304 A1 SU 1205304A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- control
- outputs
- inputs
- bit
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
;1зобретение относитс к области вычислительной техники и может быть использовано дл выработки управл ющих -кодов и генерировани последовательности чисел, а именно в схемах управлени или поиска неисправностей в запоминающих арифметических и других дискретных устройствах.Цель изобретени - расщирение функциональных возможностей за счет обеспечени режима обратного счета. Введен узел управлени режимом счета, содержащий двухвходовые элементы И и две шнны управлени режимов счета и поразр дно соединенный с выходами узлов управлени фиксап.ией разр дов и тиной управлени режимом счета. В описании приведенЕ, функциональна схема устройства и примеры конкретного его выполнени . Представленные таблицы позвол ют проследить за различными режимами работы устройства. 4 ил. 8 табл. щ
Description
Изобретение относитс к Bbi4HCj:H- тельной технике и может быть использовано дл выработки упр.вл ющих кодов и генерировани последовательностей чисел, а именно в схемах улравле-- ни или поиска неисправностей в запо- миьшющих, арифметических и других дискретных устройствах«
Цель изобретени - рас ширение функциональных возиожностей за счв :: обеспечени режима обратного счеч а.
На фиг, 1 прИ1зедена функииональ-- нал схема предлагаемого устройства; на фиг о 2 5 3 и 4 - примеры конкреч:-- ного выполнени (изображено по три разр да из п разр дов сч.етчика) ,
На cxeMSLX в тексте прин ты след:/н;- щие обозначени ; i - f --ый разр д fi- разр дного параллельного кокбинаци- п-разр дного параллельного 3- вход ) ого разр да регистра 4 - выход 1-ого разр да сумматора; 5 - выход 1 ого разр да ре; ис тра; 6 - первый вход nepBortj двз- хиходовог;.; элемента И-НЕх 7 - узел управлен1 фиксацией -ого разр д cueTMj iK; ;
8 - выход гтерзого двух зходового зле
MOirra K-HEj 9 -- 1е)зый зход i -O:PI: разр да сумматора; 10 -- ijTopon и.:о;:, п-oi o разр /vi сумматора: ; - iibi:- C,j, второго двухвходоБого aJKiMBHга И;
узел управлегПл ренкмами сч.-,г;- ;
13- выход i -о: о разр да СЧ УРЧИК,; (первый выход : -ГС узла упразлси::;: фиксацией разр дов); i - yri : )аил.. щий выход cxeMiii управлени флкса;:,и-- ей -ого разр да; 15 - первь :й iixcji; второго двухвходового элемента И;
16 - второй выход управлег-и режимами счета (втора шипа упра лго- ни режимом счета),; 17 вхо.ц ne;;:c -c са в лaдший разр ги |В - TXO/I; т. ;к- товых сигналов; 19 - первый irKoj двухвходозого элемента И; 2С ттер- вый двухвкодоЕЫй элемент И: 21 второй вход лерБОГ о л ухпхог.овог: элемента И; 22 и 2 - пеозы -: ,i :Ч-. ti- рой контакты двухполосьОл о Tyr-iG,-:ei;/i. на три положени соотв тствсипю; 24 - второй вход первого эле:меп :: И-НЕ| 25 - перт-ый двух зходо7;ый э.е - мент И-HEj 26 - второй зхсд п ор;::- го элемента И 27 - второй iinyxnj-ur- довый элемент Hj 28 - кЬчта1 :т туу:6,г1е ра на два положени (перва шика управлени режимом счета) ; 29 - двух-- полюсный тумблер на два аоложени ; 30 - Двухполюсный тумблер на три по
ложени ; 31 и 32 - второй и ретий /);нз хвходозь:е элементы И-НЕ.
Функциональна схема универсального счетчика содержит П-разр дный
иараллель и,Й регистр 2; и-разр дный параллел± ный комбинационный сумматор 1 ,, h узлов yпpaвJleни фиксацией разр дов 7 ,и шину тактовых импульсов iS, соединен ;.™ с тактовым входом
) Г7 разр дного параллельного регистра 2j ;- ыходом универсального счетчика вл ютс первые выходы п узлов управлени фиксацией разр дов 7, выходы п -разр дного ггараллельного комбина5 иионного сумматора 1 соединены с первыми входами п узлов управлени фч-пчсацией ;иаз15 дов /, выходы п--разр дного параллельного регистра 2 соединены с вторыь5и входами п узлов
0 управлсчги фиксадией разр дов 7, вторые выходы п узлов управлени фиксацией ,цов 7 соединены с входами п- азр дно1 о параллельного регистра 2, а Toerb-i вь ходь; п узлов управле5 ми фиксацией разр дов 7 соединены
о
с первыми входами fi-разр дного па- Г а.плельного К(змбинапионного сумма- -чгра 1 , а также узел управлени ре- ;;;H:V;OM счета 12, содержащий П двухвхо- ooiibix элементов И 27 и первую 28 и ; горук: I i:; :аины управ:1ени рекимом- ь ;а, xepijbie входы двухвходовых .тов I i соединены поразр дно с 40 м-ертыми выходами 14 п узлов уп- ;:iai гени фиксацией разр дов, вторьш
:;;. п вухвходовых элементов И соединены с первой шиной управлени режил;ом счета, вход переноса в зазр д л -разр дног о ларал- re.:;;iHoro комбинационггого сумматора 1
i:;o::;:u-ii-ieH с второй шиной 16 улравле- ;:иь режимом счета, выходы двухвхо- /лоиых элемевт1зв И 27 поразр дно сое- ;.;-{1;ены с соответствующими вторыми вхо- , 10 п -разр дного параллельного
:i:oi.6Kj;anMOHHoro сумматора 1 ,
1 рел,лагаемое устройство (фиг. 2) :.;;л;.тоит лз п -разр дного параллельного ломби:1ацио)П1ого Сумматора Ijh - : азр д1п;1: -о параллельного регистра 2,
- и входов 3 которого поразр дно сое- лдигень; с : зыходами 4 сумматора 1 , ::;ыход 3 :)егистра 2 соединен с первым Г1ХОДОМ 6 двух1зходового1 элемента И-НЕ 25 выход 8 которого соединен с первым
) 9 комбю ационног о сумматора 1 и iiejJBbiM входом 1 9 первого двухвходового э-лсмеита И 20, Второй вход 10 комби- тадионного сумматора 1 соедргнен с
выводом 1 1 второго двухвхо дового элемента И 27, выход 13 элемента 20 вл етс выходом данного разр да счетчика. Управл ющий выход 14 соедин ет контакт 23 тумблера 30 с вторым входом 24 двухвходового элемента И-НЕ 25 узла управлени фиксацией разр дов 7 и первым входом 15 двухвуодового элемента И 27 узла управлени режимами счета 12, Второй выход 16 узла управлени режимами счета 12 вл етс контактом двухполюсного тумблера 29 на два положени и соединен с входом переноса в младший разр д 17, Вход 18 параллельного регистра 2 вл етс тактовым входом и соединен с шиной тактовых сигналов. Второй вход 21 элемента 20 соединен с контактом 22 двухполюсного тумблера на три положени 30 схемы управлени фиксацией разр дов 7, Второй вход 26 двухвходового элем внта И 27 в каждом разр де счетчика соединен с контактом 28 двухполюсного тумблера 29 на два положени . Тумблер 30 имеет три положени . Положени О и 1 предназначены дл фиксации счетчика в состо нии нуль и единица соответственно , и положение Н (нейтраль) когда данный разр д счетчика работает в режиме счета. Тумблер 29 имеет два положени Вперед и Назад, которые предназначены дл выбора режима работы счетчика (соответственно режима пр мого и обратного счетов
Узел управлени режимами счета 12 и узел .управлени фиксацией разр дов 7 (фиг, 2, 3 и 4) выполнены на двух- входовых элементах, но могут быть построены с применением других, например , трехвходовых элементов. В качестве узла управлени режимами счета 12 и схем управлени фиксацией разр дов 7 могут быть использованы кроме схем, приведенных на фиг, 2, 3 и 4, и различного рода коммутаторы и переключатели, построенные на других принципах, которые в соответствии с внешней или внутренней программой управл ют режимами счета и производ т фиксацию разр дов .
На фиг, 2, 3 и 4 узлы управлени 7 и 12 изображены дл случа , когда управление фиксацией разр дов и режимами счета производитс вручную путем набора тумблера. Если программа работы универсального счетчика задаетс нз внешнего устройства, то узлы управлени 7 и 12 имеют еще входы , через которые осуществл етс св зь с внешним устройством по ши- нам 28 и 16 управлени режимом счета,
Дл по снени работы устройства обозначим сигналы на выходе 5 параллельного регистра 2 и на выходах 4 комбинационного сумматора 1 через
0 Р и С соответственно, и составим табл. 1 и 2 состо ний цепей схемы, показанной на фиг, 2.
Пусть тумблер 29 находитс в поло- женихИ Вперед, а тумблер 30 рассмат5 риваемого разр да - в положении О, При этом на вход переноса младшего разр да 17 сумматора 1 поступает с выхода 16 тумблера 29 сигнал логи- ческой единицы, а с выхода 28 этого
0 же тумблера на вход 26 двухвходового элемента И 27 подан сигнал логического нул , который и поступает с выхода 11 элемента 27 на второй вход 10 сумматора 1, Сигнал логичес5 к(1го нул с выхода 23 тумблера 30 подтверждает состо ние элемента 27, поступа на его вход 15,
Кроме того, сигнал логического нул .с выхода 23 тумблера 30 посту0 пает на вход 24 двухвходового элемента И-ПЕ 25« При этом на выходе 8 з.:1емента 25 образуетс сигнал ло- ги1-1еской единицы, который поступает на первый вход 9 сумматора- 1 и на вход 19 двухвходового элемента 20, который стоит на выходе данного разр да . На второй вход 21 элемента 20 поступает сигнал логического нул с выхода 22 тумблера 30, При этом па выходе 13 элемента 20 формируетс сигнал логического нул . Этот случай рассмотрен на нижней строке табл. 1,
Оставим тумблер 29 в положении Вперед и переведем тумблер 30 в положение Н. При этом состо ние входа 10 сумматора 1 в рассматриваемом разр де и состо ние входа переноса в младший разр д 1 7 сумматора не измен етс 5 так как в данном случае оно зависит
только от положени тумблера 29, На вход 24 элемента 25 и вход 15 элемента 27 поступает сигнал логической единицы с выхода 23 тумблера 30, Состо ние элемента 27 не измен етс , так
5 как оно определ етс сигналом логи- ческого нул , который приходит на вход 26 элемента 27, Поэтому на вход 10 c -sмaтopa 1 с выхода 11 элемента
5
0
5
2/ поступает сигнал логического На вход 6 элемента 25 с выхода 5 регистра 2 поступает наход ща с в данном разр де регистра 2 информаци Р, При этом на вьЕкоде 8 эг емента 25 формируетс сигнал Р , который по - CTyrsaeT на вход 9 сумматора 1 и вход
19элемента 20 „ На вькоде 13 та 20 также формируетс сигнал Р .. так как на второй вход 21 элег.
20поступает cHJ Haji логической единицы с контакта 22 тумблера 30, Этот случай рассмотрен ; табл 1 ка средней строке.
Оставим тумблер 29 в положении Вперед I; переведем тумблер 30 в положение ; . При этом с выхода 23 тумблера 30 сигнал логического нул поступает на вход 24 элемента 25 к зход 15 элемента 27 Состо ние элемента 27 не измен етс и на вь - ходе 11 остаетс сигнал логического нул . На вькоде 8 элемента 25 формируетс сигнал логической едиггицы,, ксп орый поступает иа зхоц 9 с /ммато-- и на 19 элемента 20 С
мента 20 поступад т сигна: лопчческой едлпинд „ И;: ninxoae 13 элемента 2Cj кот;1р1 Й лг. ;-ОТС5 пыходом данного разр да счсг; чика . фо::1кк,эуе7ч логической е.;1ин :ц :1,:. Этот P-ICсжггоен , .5;г , I нл ве ;хней CTDOK
гтагоаи;- ryi-iGjiep 29 8 Л1 ложе;;ие ., а i умолцр 30 -- jj положение О, У :;TV:-.; c, с 8biXi:;ia 2b тумблера 29 iifi jixo;., ueiK.-Hoca :j ь:ла-Д:иий разр д 1 7 суммач ора 1 ноступает сигнал aovnqecKOj u ayjijij а с выхода 28 гyмбJлepa 29 на нход 25 элемерг:а 27 си: нал Mors-i-iecKOE-j едиш-иды. С выхода 23 тумблера 30 на лторой вход 15 элемента 2/ постуг:;аат сигнал лог И-- ческого ну;1 , Кроме тогО; этот ci-ir-- нал ноступает ;ia вход 24 элемента 25, Ка ,е 1, элемента 27 нормируетс сигнал :юг и.чес;кого хул кото-- рый постутгает на вход 10 сумматог а 1 5 а на выходе 3 элемента 25 руетс сигнал логической ес инииь:, который поступает па вход 9 с гммат:;г ра 1 а Сигпал логической едипилы с выхода 8 элемента 25 лоступае п на вход 19 элемепта 20 а на :пхо, т 21 этого е элемента постуиае сиг- нал логического нул с выхода 22 тумблера 30, Па выходе 13 элеметгта 20 формируе 1 с сигнал логического
нул ,, Этот случай рассмотрен Г5
Оставим тумблер 29 в гколожемии
13 положение Н, В этом случае на 1зходе 26 элеме гга 27 остаетс сигна логической единицы, а на входе пере i;oca в младший )азр д 1 7 сумматора i ::игнал логического нул , С выхо Д,а 23 тумблера 30 на вход 24 элемен va 2э и вход элемента 27 поступает сигнал логической единицы, который тюступает па 10 сумматора 1. Hiri иь1ходе 11 элемента 27 формируетс сигнал лог Ической единицы. На нход 6 элеме1 та 25 е выхода 5 регисра 2 1оступае ;- наход ща с в ра;эр де регистра 2 информаци Р , При этом па Р ыходе 8 элемента 25 формируетс сигнал Р , который посту ( гает на вход 9 сумматора 1 и вход -9 элемента 20. На вход 21 с выхода 22 тумблера 30 ноступает сигнал .лсгргческой е;диниды и поэтому на выхде 13 элеме;нта 20. который Явл етс выходом данного разр да счетчика, формируете; сигнал Р . Этот случай э;;ссмотрен на средней строке табл.
Ос газит.- i :,-Nr3, 29 в положении аэад , а 1 ;, мблер 30 установим в i о. „ входе 26 э:1емента 1: с:таетс сиг:-ал логической едини- : а на аходе переноса в младший 17 сумматора - сигнал логи- -.:ск(:;Г(з isyxa, С входа 23 тумблера ,.. Ни зх:од 24 элемента 27 поступает ;-|:-на.ч логического нул „ На выходе 1 : :: Лементс. 27 аюрмируетс сигнал ., f: - е с к о I о :-1 у л , к о т о р ый п о с т з п а е т : а 10 сумматора 1 в рассматрива ij iov раэр :де. На выходе 8 элемента 25 формируетс сигнал логической (длниды, который поступает на вход 9 су-.г 1атора и вход 19 элемента 30 : з:;п.;эда 22 тумблера 30 на вход 21 -:ч;ч;::нта 20 поступает сигнал логи- li смхоч единицы и на выходе 13 эле- пса ш формируетс сигнал логичее- а П едипидь„ Зтот сигнал рассмотрен i: , 2 -Лс, верхней строке.
Tip и помощи табл. 1 и 2 составлен ;- ; аблндд ггоказьизающих работу .-1е: ла ае1чсч о счетчика как в режиме ,, так и ; режиме обратного с-етов., Пркем Б регистр 2 содержимо:: сумматора 1 осуществл етс при ;;сдаче на зход 18 регистра 2 тактового сигнала,, Случаи, при которых
7
тумблеры 30 во всех схемах фиксации разр дов 7 установлены в положение Н и когда тумблер 29 задает режим пр мого счета положени Вперед и режим обратного счета положени Назад, рассмотрены соответственно в табл. 3 и 4. Случаи, при которых один из тумблеров 30 установлен в положение 1 дл режимов пр мого и обратного счетов, рассмотрены соответственно в табл. 5 и 6. Случаи, при которых один из тумблеров 30 установлен в положение О дл режимов пр мого и обратного счетов, рассмотрены соответственно в табл. 7 и 8. Табл. 3-8 составлены дл случа , когда количество разр дов в универсальном счетчике f1 4,
Устройства, схемы которых приведе ны на фиг, 3 и 4, работают аналогично устройству, схема которого показана на, фиг. 2.
Claims (1)
- Формула изобретениУниверсальный счетчик, содержащий п-разр дный параллельный регистр, П-разр дный параллельный комбинационный сумматор, П узлов управлени фиксацией разр дов и шину тактовых импульсов, котора соединена с тактовым входом П-разр дного параллельного регистра, выходом универсального счетчика вл ютс первые выходы h узлов управлени фиксацией разр Таблица 1 Режим пр мого счетаСосто ние цепи50о550дон, выходы п-разр дного -параллель- F.oro комбинационного сумматора сое- дине;1Ы с nepBbiMPi входами ,п узлов управлени фиксацией разр дов, выходы и-разр дного параллельного регистра соединены с вторыми входами h) уз- .ов управлени фиксацией разр дов, вторые выходы П узлов управлени фиксацией разр дов соединены с входами IT -разр дного параллельного регистра , а третьи выходы rt узлов управлени фиксацией разр дов соединены с первыми входами п-разр дного парал- лельн ого комбинационного сумматора, отличающийс тем, что, с целью расширени функциональных возможностей за счет обеспечени режима обратного счета, в него введен узел управлени режимом счета, содержащий п двухвходовых элементов Н и первую и вторую шину управлени режимом счета, первые входы двухвходовых элементов И соединены поразр дно с четвертыми выходами узлов управлени фиксацией разр дов, вторые входы П двухвходовых элементов И соединены с первой шиной управлени режимом счета, вход переноса в младший разр д h-разр дного параллельного комбинационного сумматора соединен с второй шиной управлени режимом счета, выходы п двухвходовых элементов И поразр дно соединены с соответствующими вторыми входами h- разр дного параллельного комбинационного сумматора.иоfJjUlI ifiniin-nr I-дт.тпгтТ7/3/ kMfB./;3::;iu:Z,/y .,:ix,,T f/7ГС
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843684165A SU1205304A1 (ru) | 1984-01-03 | 1984-01-03 | Универсальный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843684165A SU1205304A1 (ru) | 1984-01-03 | 1984-01-03 | Универсальный счетчик |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1205304A1 true SU1205304A1 (ru) | 1986-01-15 |
Family
ID=21097307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843684165A SU1205304A1 (ru) | 1984-01-03 | 1984-01-03 | Универсальный счетчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1205304A1 (ru) |
-
1984
- 1984-01-03 SU SU843684165A patent/SU1205304A1/ru active
Non-Patent Citations (1)
Title |
---|
Ричарде Р.К. Арифметические операции на цифровых вычислительных машинах. М.: Иностранна литература, 1957. Бухард,Реверсивный синхронный счетчик на четырех СИС Электроника - 7, 1973. Авторское свидетельство СССР № 738180, кл. Н 03 К 23/08, 1977, Каталог Deitrich R., Erdman: TTL integrated circuit: Counters and Registers. Texas instruments, Deitschland, GMBH, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4323982A (en) | Logic circuit arrangement in the integrated MOS-circuitry technique | |
US3943378A (en) | CMOS synchronous binary counter | |
KR910015127A (ko) | Da 변환기 | |
JPS63301692A (ja) | 加入者インターフエース集積回路ユニツトに設けられたデイジタルインターフエース | |
SU1205304A1 (ru) | Универсальный счетчик | |
KR100280481B1 (ko) | 엠씨유의테스트모드설정회로 | |
GB1087858A (en) | Switching circuits using two terminal negative resistance devices | |
JPS6011490B2 (ja) | デイジタルパルスの電子的計数装置 | |
JP2976786B2 (ja) | 半導体集積回路 | |
US4352958A (en) | Electronically-switched multifrequency generator with transducer control | |
US4191927A (en) | Mixing circuit for digital signals | |
JPS5854709B2 (ja) | 通話路スイツチ | |
JPS5825723A (ja) | 分周方式 | |
SU746943A1 (ru) | Делитель частоты импульсов на 10 | |
SU396827A1 (ru) | К АВТОРСКОМУ СВИДЕТЕЛЬСТВУМ. Кл. Н 03k 17/02УДК 681.142.67(088.8) | |
SU533930A1 (ru) | Частотно-импульсный функциональный преобразователь | |
US6338099B1 (en) | Device code recognizing circuit | |
SU1345183A1 (ru) | Устройство дл ввода информации | |
SU379054A1 (ru) | КОМЛгУТИРУЮЩЕЕ УСТРОЙСТВОtJViU»I _^7»».^«^-- | |
SU760089A1 (ru) | Устройство для сравнения · двоичных чисел i | |
SU624228A1 (ru) | Устройство дл вычислени функции | |
JPH0644781B2 (ja) | デイジタルト−ン発生回路 | |
SU1485393A1 (ru) | Устройство для переключения электрических цепей , | |
SU641658A1 (ru) | Многопрограмный делитель частоты | |
SU951712A1 (ru) | Делитель частоты следовани импульсов с нечетным коэффициентом делени |