JPS5854709B2 - 通話路スイツチ - Google Patents
通話路スイツチInfo
- Publication number
- JPS5854709B2 JPS5854709B2 JP3791379A JP3791379A JPS5854709B2 JP S5854709 B2 JPS5854709 B2 JP S5854709B2 JP 3791379 A JP3791379 A JP 3791379A JP 3791379 A JP3791379 A JP 3791379A JP S5854709 B2 JPS5854709 B2 JP S5854709B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- communication path
- capacitor
- transistor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明は、電話交換機等の通話路を電子化するための電
子接点通話路スイッチに関するものである。
子接点通話路スイッチに関するものである。
電話交換機等の通話路スイッチとしては、主に、磁気ラ
ッチ式あるいは、機械ラッチ式のいわゆる電磁スイッチ
が用いられていた。
ッチ式あるいは、機械ラッチ式のいわゆる電磁スイッチ
が用いられていた。
かかる電磁スイッチは、小形化、経済性において限界に
達しており、装置の小型化、経済化の面で欠点を持って
いる。
達しており、装置の小型化、経済化の面で欠点を持って
いる。
又、今後のＴＶ電話に代表される広帯域用通話路には適
合しないという欠点もある。
合しないという欠点もある。
そこで、この欠点を克服するためにＰＮＰＮスイッチが
現在、実用化に向けて検討されている状況にある。
現在、実用化に向けて検討されている状況にある。
このＰＮＰＮスイッチは、小型化が可能であり、また、
半導体の特長である量産効果による経済化も期待しつる
素子といえる。
半導体の特長である量産効果による経済化も期待しつる
素子といえる。
しかしながら、この素子にも次の欠点がある。
（１）ゲート電極に印加した電流によりアノード・カソ
ード電極間を導通状態にすることは可能であるが、この
導通状態を維持し続けるためには、アノード、カソード
電極間に常時ある一定値以上の直流（バイアス）電流を
流し続ける必要がある。
ード電極間を導通状態にすることは可能であるが、この
導通状態を維持し続けるためには、アノード、カソード
電極間に常時ある一定値以上の直流（バイアス）電流を
流し続ける必要がある。
ところが、交換機能のうちリバース信号送出あるいは、
公衆電話機への課金パルス信号送出時においては、通話
断の状態が比較的長時間に及ぶケースがあり、通話品質
を劣化させる要因ともなっている。
公衆電話機への課金パルス信号送出時においては、通話
断の状態が比較的長時間に及ぶケースがあり、通話品質
を劣化させる要因ともなっている。
（２）一度形成した通話路の導通状態を非導通状態に移
行するには、もはや前記ゲート端子によっては制御しえ
ず、通話路のバイアス電流源をオフしなければならない
といった通話路でのオフ制御が必要である。
行するには、もはや前記ゲート端子によっては制御しえ
ず、通話路のバイアス電流源をオフしなければならない
といった通話路でのオフ制御が必要である。
（３）従来の電磁スイッチの機械接点は導通状態での接
触抵抗は１Ω以下であり無視しえたが、前記ＰＮＰＮス
イッチでは３〜５Ωとなってしまい、挿入損のため多段
接続のネットワークを構成しえない。
触抵抗は１Ω以下であり無視しえたが、前記ＰＮＰＮス
イッチでは３〜５Ωとなってしまい、挿入損のため多段
接続のネットワークを構成しえない。
そこで、本発明は、これらの電磁スイッチの持つ欠点、
ＰＮＰＮスイッチの持つ欠点を解決するため、ドレイン
と呼ばれる第１電極、ソースと呼ばれる第２電極、ゲー
トと呼ばれる第３電極を持ったＦＥＴ ｌ−ランジスタ
をスイッチの接点素子として採用し、かつ、該トランジ
スタが第２、第３電極間の相対電位のみでオン、オフす
るといった特質、両電極間のインピーダンスが極めて高
いといった特質を活用し、両電極間に容量を挿入して、
この容量に対する電荷の充放電により通話路を導通、非
導通制御したものであり、 マｌ−ＩＪクス状に配設された開閉する接点Ｐｍｎを選
択駆動することにより複数の入線と複数の出線間で通話
路を形成する通話路スイッチであって前記接点としてダ
イオ−ドブリッチ回路と電界効果トランジスタＸＰ１．
ＸＰ２を使用し、該トランジスタのゲートとソース間に
コンデンサＣＩ。
ＰＮＰＮスイッチの持つ欠点を解決するため、ドレイン
と呼ばれる第１電極、ソースと呼ばれる第２電極、ゲー
トと呼ばれる第３電極を持ったＦＥＴ ｌ−ランジスタ
をスイッチの接点素子として採用し、かつ、該トランジ
スタが第２、第３電極間の相対電位のみでオン、オフす
るといった特質、両電極間のインピーダンスが極めて高
いといった特質を活用し、両電極間に容量を挿入して、
この容量に対する電荷の充放電により通話路を導通、非
導通制御したものであり、 マｌ−ＩＪクス状に配設された開閉する接点Ｐｍｎを選
択駆動することにより複数の入線と複数の出線間で通話
路を形成する通話路スイッチであって前記接点としてダ
イオ−ドブリッチ回路と電界効果トランジスタＸＰ１．
ＸＰ２を使用し、該トランジスタのゲートとソース間に
コンデンサＣＩ。
Ｃ２を接続するとともに、該コンデンサの充電・放電の
制御を行なう保持回路Ｈを設け、該保持回路には前記コ
ンデンサを充電する連続的にパルス電流を発生する手段
と、放電するためのリセット手段を備え、前記接点を選
択１駆動する制御情報ＡＤＤ 、５ＴＡＴＥ、ＥＮＡＢ
ＬＥ により作成される制御信号Ｓ。
制御を行なう保持回路Ｈを設け、該保持回路には前記コ
ンデンサを充電する連続的にパルス電流を発生する手段
と、放電するためのリセット手段を備え、前記接点を選
択１駆動する制御情報ＡＤＤ 、５ＴＡＴＥ、ＥＮＡＢ
ＬＥ により作成される制御信号Ｓ。
＋８１＋Ｒを前記保持回路へ入力して通話路を作成する
ことを特徴とする。
ことを特徴とする。
これにより、本発明は、電話交換機等の通話路として極
めて適性な電子スイッチが実現できる。
めて適性な電子スイッチが実現できる。
以下、図面に従って、本発明を更に詳細に説明する。
第１図は本発明に適用する接点の基本構成図であって、
１はＦＥＴ ）ランジスタ、２は！コンデンサ、３は充
電用の第１の回路、４は放電用の第２の回路、５は第１
の回路３の動作を制御する制御線、６は第２の回路４の
動作を制御する制御線、７はバイアス電流用電源あるい
は通話路の駆動源、８は負荷あるいは加入者線路を含む
端末抵抗である。
１はＦＥＴ ）ランジスタ、２は！コンデンサ、３は充
電用の第１の回路、４は放電用の第２の回路、５は第１
の回路３の動作を制御する制御線、６は第２の回路４の
動作を制御する制御線、７はバイアス電流用電源あるい
は通話路の駆動源、８は負荷あるいは加入者線路を含む
端末抵抗である。
そして、第２図は第１図の動作を説明するタイミングチ
ャートであり、制御Ａは第１図の制御線５に印加する制
御信号、制御Ｂは第１図の制御線６に印加する制御信号
である。
ャートであり、制御Ａは第１図の制御線５に印加する制
御信号、制御Ｂは第１図の制御線６に印加する制御信号
である。
これら第１，２図により動作を説明する。
まず容量２は電荷がない状態を初期状態とする。
制御線５から制御Ａなる信号により第１の回路３は励起
され、制御Ａに相応した連続的パルス電流がコンデンサ
に印加される。
され、制御Ａに相応した連続的パルス電流がコンデンサ
に印加される。
この連続パルス電流の周期ならびにパルス幅はＦＥＴ
ｌ−ランジスタ１のゲート・ソース電極間の端子１２−
１３間のインピーダンスの大きさ、すなわち、漏洩電流
に相応した値に設定する。
ｌ−ランジスタ１のゲート・ソース電極間の端子１２−
１３間のインピーダンスの大きさ、すなわち、漏洩電流
に相応した値に設定する。
通常のＦＥＴトランジスタ１では、この電極間は、極め
て大きなインピーダンスとなっているため前述のパルス
電流のデユティ・レシオは極めて小さな値になしうる。
て大きなインピーダンスとなっているため前述のパルス
電流のデユティ・レシオは極めて小さな値になしうる。
条件次第では単発パルスにてもよい。
この時の容量２の両端子間（すなわち、ゲート電極・・
・端子１２のソース電極・・・端子１３に対する）電位
は第２図の如くなる。
・端子１２のソース電極・・・端子１３に対する）電位
は第２図の如くなる。
この充電電流によりＦＥＴトランジスタ１のゲート電極
はソース電極に対しＶｃだけ高い電位となっている。
はソース電極に対しＶｃだけ高い電位となっている。
ＶｃがＦＥＴ ｌ−ランジスタ１の閾値電圧以上になる
ようにＣの値を設定してやれば、端子１１と１３間は第
３図に等何回路を示す如くある純抵抗体となる。
ようにＣの値を設定してやれば、端子１１と１３間は第
３図に等何回路を示す如くある純抵抗体となる。
すなわち通話路となる接点は導通状態となる。
ＦＥＴ ｌ−ランジスタ１はこの端子１１と１３間の相
対電位のみ保証してやれば通話路の状態（すなわちバイ
アス電流）にかかわらずその導通状態を維持しつづける
。
対電位のみ保証してやれば通話路の状態（すなわちバイ
アス電流）にかかわらずその導通状態を維持しつづける
。
この様子を示したのが第５図であり、横軸にソース・ド
レイン電極間の電圧、縦軸にソース・ドレイン電極間の
電流を示す。
レイン電極間の電圧、縦軸にソース・ドレイン電極間の
電流を示す。
この図から判るように、ＦＥＴトランジスタは、導通状
態になると、ソース・ドレイン電極間は正負いずれの電
流も流すことができ、かつ、ソース・ドレイン電極間に
約１０Ｖ程度の電位を与えれば、ソース・ドレイン電極
間の電流は、１アンペア近くまで、はぼ直線的に流れる
。
態になると、ソース・ドレイン電極間は正負いずれの電
流も流すことができ、かつ、ソース・ドレイン電極間に
約１０Ｖ程度の電位を与えれば、ソース・ドレイン電極
間の電流は、１アンペア近くまで、はぼ直線的に流れる
。
ところが、実際の交換機では、接点を流れる電流は最大
数百ミリアンペアであり、この範囲は直線領域で充分カ
バーできる。
数百ミリアンペアであり、この範囲は直線領域で充分カ
バーできる。
このような特質を持った素子を接点として用いているた
めリバース、課金パルス信号送出時に、バイアス電流が
途絶えても音声信号は歪むこともなく機械接点と同様に
流れつづけることが可能となる。
めリバース、課金パルス信号送出時に、バイアス電流が
途絶えても音声信号は歪むこともなく機械接点と同様に
流れつづけることが可能となる。
次に上記導通状態にある通話路となる接点を非導通状態
に移行する手順について説明する。
に移行する手順について説明する。
第２の回路４の制御線６に第２図に示す制御Ｂなる信号
を印加すると、第２の回路４は容量２の両端を瞬時短絡
するように動作するため一度容量２に蓄積された電荷は
瞬時に放電する。
を印加すると、第２の回路４は容量２の両端を瞬時短絡
するように動作するため一度容量２に蓄積された電荷は
瞬時に放電する。
すなわち、ＦＥＴトランジスタ１の端子１１と１３間の
電位差はＶｃからＯ″に変化する。
電位差はＶｃからＯ″に変化する。
従って、端子１１と１３間は第４図に示す等価回路の如
く逆方向ダイオードとなり通話路は非導通状態に移行す
る。
く逆方向ダイオードとなり通話路は非導通状態に移行す
る。
次に、本発明の交換機通話路スイッチ構成の実施例を第
６図〜第１１図に従って説明する。
６図〜第１１図に従って説明する。
第６図は全体のブロックダイヤグラムであり、図示せざ
る中央制御装置より、クロスポイント・セクションＸＰ
Ｓのどのクロスポイントかを指示するアドレス情報ＡＤ
Ｄ、そのクロスポイントをオンさせるのかオフさせるの
かを指示する状態指示情報５ＴＡＴＥおよび起動情報Ｅ
ＮＡＢ！、Ｅを受けるト、パスセレクション・セクショ
ンＰＳＳではこれらの情報とタイミング回路ＴＭからの
クロックにより、指示されたクロスポイントをオン或は
オフさせる。
る中央制御装置より、クロスポイント・セクションＸＰ
Ｓのどのクロスポイントかを指示するアドレス情報ＡＤ
Ｄ、そのクロスポイントをオンさせるのかオフさせるの
かを指示する状態指示情報５ＴＡＴＥおよび起動情報Ｅ
ＮＡＢ！、Ｅを受けるト、パスセレクション・セクショ
ンＰＳＳではこれらの情報とタイミング回路ＴＭからの
クロックにより、指示されたクロスポイントをオン或は
オフさせる。
このパスセレクション・セクションＰＳＳは第７図に示
す。
す。
即ち、入線ｌＮ０Ｏ〜ｌＮ３１と出線０ＵＴＱ Ｑ〜０
ＵＴ３１でマトリクスを構威し、サフィックスの最初が
同じものを組として、その交叉点にクロスポイントＰ０
０〜Ｐ３３が設けである。
ＵＴ３１でマトリクスを構威し、サフィックスの最初が
同じものを組として、その交叉点にクロスポイントＰ０
０〜Ｐ３３が設けである。
例えば、クロスポイントＰ００をオンさせれば、入線ｌ
Ｎ００，０１と出線０ＵＴＯ０，０１が導通ずる。
Ｎ００，０１と出線０ＵＴＯ０，０１が導通ずる。
このクロスポイントの詳細は第１０図に示す。
即ち、第１０図は、クロスポイントＰｍｎ （但し、
ｍ、ｎは正の整数）を示し、ＦＥＴトランジスタＸＰ１
、ＸＰ２をオン、オフにさせることにより入線ＩＮｍ
Ｑ、ｍｉと出線０ＵＴｎｉ、ｎＱを導通、非導通にさせ
る。
ｍ、ｎは正の整数）を示し、ＦＥＴトランジスタＸＰ１
、ＸＰ２をオン、オフにさせることにより入線ＩＮｍ
Ｑ、ｍｉと出線０ＵＴｎｉ、ｎＱを導通、非導通にさせ
る。
このオン、オフ制御には、第１図、第２図で説明したよ
うに、コンデンサＣＩ 、Ｃ２を所定電位まで充電させ
たり、放電させたりする。
うに、コンデンサＣＩ 、Ｃ２を所定電位まで充電させ
たり、放電させたりする。
この充放電制御は、保持回路Ｈで行うが、コンデンサＣ
Ｉ 、Ｃ２を充電させる際、通話路の諸電位に影響され
ないように、アイソレイション用ダイオードＤ５．Ｄ６
が設けである。
Ｉ 、Ｃ２を充電させる際、通話路の諸電位に影響され
ないように、アイソレイション用ダイオードＤ５．Ｄ６
が設けである。
このダイオードＤ５ 、Ｄ６は一方向性素子であるため
、Ｄ７〜Ｄ１０とＤ１１〜Ｄ１４の整流ブリッジで、通
話路を両方向性を保せるようにしている。
、Ｄ７〜Ｄ１０とＤ１１〜Ｄ１４の整流ブリッジで、通
話路を両方向性を保せるようにしている。
又、ダイオードＤ１〜４は保持回路Ｈを両方のトランジ
スタＸＰｉおよびＸＰ２の制御に共通に使用するため、
電流の廻り込み防止用に設けである。
スタＸＰｉおよびＸＰ２の制御に共通に使用するため、
電流の廻り込み防止用に設けである。
そして、この保持回路Ｈの詳細は第１１図に示す。
即ち、第１０図と同符号のものは、同一内容を示し、一
点鎖線で囲んだ部分が、保持回路である。
点鎖線で囲んだ部分が、保持回路である。
保持回路には、コンデンサＣ３とゲー１−．（ｄ〜４が
あり、先ず、ゲートＧ３．４をオンにさせることにより
電源ＶＤからコンデンサＣ３を充電させる。
あり、先ず、ゲートＧ３．４をオンにさせることにより
電源ＶＤからコンデンサＣ３を充電させる。
次に、ゲ゛−１−０３、４がオフになって後、ゲ゛−ト
Ｇ１，２をオンにさせてコンデンサＣ３よりコンデンサ
Ｃ１を充電させる。
Ｇ１，２をオンにさせてコンデンサＣ３よりコンデンサ
Ｃ１を充電させる。
これらゲート０１〜４のオン時間によりコンデンサＣ１
の電位が決まる。
の電位が決まる。
そして、かかる動作は、トランジスタＸＰ１を導通させ
ている間続けられる。
ている間続けられる。
又、ゲートＧ５は、トランジスタＸＰ１のリセット用で
あり、このゲートＧ５が、オンにされると、コンデンサ
Ｃ１の放電回路を形成し、コンデンサＣ１の充電々荷は
放電する。
あり、このゲートＧ５が、オンにされると、コンデンサ
Ｃ１の放電回路を形成し、コンデンサＣ１の充電々荷は
放電する。
そこで、トランジスタＸＰ１は非導通となる。
これらの制御を司どる回路、即ち、パスセレクション・
セクションの詳細を示したのが、第８図であり、そのタ
イムチャートを示したのが第９図である。
セクションの詳細を示したのが、第８図であり、そのタ
イムチャートを示したのが第９図である。
この第９図における符号は、第８図の同一符号で示され
た回路の動作状態を示している。
た回路の動作状態を示している。
ここで、第８図のＤＥＣはデコーダ、Ａ００１〜Ａ３３
５はアンド回路、Ｎ１は反転回路、ＦＦＯ〜ＦＦ１５は
フリップフロップ、ＣＩは第１相クロツク、Ｃ１ｌは第
１相クロツクを示す。
５はアンド回路、Ｎ１は反転回路、ＦＦＯ〜ＦＦ１５は
フリップフロップ、ＣＩは第１相クロツク、Ｃ１ｌは第
１相クロツクを示す。
そこで、アドレス情報ＡＤＤが図示せざる中央制御装置
より送られてくると、デコーダＤＥＣで、対応する出力
線ＡＯ〜１５の１本に出力”１′”を送出する。
より送られてくると、デコーダＤＥＣで、対応する出力
線ＡＯ〜１５の１本に出力”１′”を送出する。
例えば、出力線Ａ１５が選ばれた場合、状態指示情報５
ＴＡＴＥがオン情報Ｓ１即ち、論理値ｔｌ ＩＩ＋であ
れば、アンド回路Ａ３３１を通して、フリップ・フロッ
プＦＦ１５のセット人力Ｓに″″１１パわれる。
ＴＡＴＥがオン情報Ｓ１即ち、論理値ｔｌ ＩＩ＋であ
れば、アンド回路Ａ３３１を通して、フリップ・フロッ
プＦＦ１５のセット人力Ｓに″″１１パわれる。
そこで、起動信号ＥＮＡＢＬＥが到来すれば、フリップ
・フロップＦＦ１５がセット状態になる。
・フロップＦＦ１５がセット状態になる。
このフリップ・フロップＦＦ１５は次にリセットさせる
まで、セット状態を保持している。
まで、セット状態を保持している。
従って、フリップ・フロップＦＦ１５がセット状態にな
っている間アンド回路Ａ３３３．Ａ３３４はオン状態に
なり、夫々クロックＣ１，ＣＩＩを通過させる。
っている間アンド回路Ａ３３３．Ａ３３４はオン状態に
なり、夫々クロックＣ１，ＣＩＩを通過させる。
即ち、第９図に示す如く、クロスポイントＰ３３に対す
る制御線Ｓ０，８１より夫々クロックＣＩ。
る制御線Ｓ０，８１より夫々クロックＣＩ。
ＣＭが現われる。
このクロックにより、第１１図に示したゲートＧｌ、Ｇ
２およびＧ３ 、Ｇ４がオンさせられる。
２およびＧ３ 、Ｇ４がオンさせられる。
再び第８図、第９図にかえって、このクロスポイントＰ
３３に対する状態指示情報５ＴＡＴＥが、オフ情報Ｒ１
即ち、論理値”０９１が送られてくると反転回路Ｎ１お
よびアンド回路Ａ３３２を通してフリップ・フロップＦ
Ｆ１５のリセット人力Ｒに論理値“ｌＮが現われ、起動
信号ＥＮＡＢＬＥが来たときフリップ・フロップＦＦ１
５はリセット状態になる。
３３に対する状態指示情報５ＴＡＴＥが、オフ情報Ｒ１
即ち、論理値”０９１が送られてくると反転回路Ｎ１お
よびアンド回路Ａ３３２を通してフリップ・フロップＦ
Ｆ１５のリセット人力Ｒに論理値“ｌＮが現われ、起動
信号ＥＮＡＢＬＥが来たときフリップ・フロップＦＦ１
５はリセット状態になる。
すると、アンド回路Ａ３３３およびＡ３３４はオフ状態
となり、その代り、アンド回路Ａ３３５が、オン状態と
なって第９図に示す如く、クロックＣＩを制御線Ｒに通
す。
となり、その代り、アンド回路Ａ３３５が、オン状態と
なって第９図に示す如く、クロックＣＩを制御線Ｒに通
す。
このクロックにより第１１図のゲ゛−トＧ５がオンにな
り、同図コンデンサＣ１の電荷を放電させる。
り、同図コンデンサＣ１の電荷を放電させる。
又、第８図、第９図において、クロスポイントＰ３３を
例にして導通から非導通に到るまでの説明を行ったが、
このパスセレクション・セクションは各クロスポイント
に共通の回路であり、指定されたフリップ・フロップが
動作（状態反転）するに充分な時間の後は、他のクロス
ポイントの制御に利用される。
例にして導通から非導通に到るまでの説明を行ったが、
このパスセレクション・セクションは各クロスポイント
に共通の回路であり、指定されたフリップ・フロップが
動作（状態反転）するに充分な時間の後は、他のクロス
ポイントの制御に利用される。
以上説明したように、ＰＮＰＮスイッチ等の弱点を克服
しつつ、電話交換機等の通話路を電子化し、かつ、集積
化することが可能となり、交換機の小形化、経済化にお
いて、極めて有効なものである。
しつつ、電話交換機等の通話路を電子化し、かつ、集積
化することが可能となり、交換機の小形化、経済化にお
いて、極めて有効なものである。
第１図は本発明に適用する接点素子の基本構成図、第２
図は、第１図の動作タイミングチャート図、第３図は、
ＦＥＴトランジスタの導通時等価回路、第４図はＦＥＴ
ｌ−ランジスタの非導通時等価回路、第５図は、ＦＥ
Ｔトランジスタの導通時特性、第６図は、本発明の交換
機通話路スイッチのブロック・ダイヤフラム、第７図、
第８図、第１０図、第１１図は、第６図各部の詳細図、
第９図は、第８図の動作タイムチャートである。 １はＦＥＴトランジスタ、３は充電用回路、４は放電用
回路、ＰＳＳはパスセレクション・セクション、ＸＰＳ
はクロスポイント・セクション、Ｐはクロスポイント、
ＤＥＣはデコーダ、ＦＦはフリップ・フロップ、ＣＩ、
ＣＩＩはクロック、Ｈは保持回路、ＸＰＩ、ＸＰ２はＦ
ＥＴ トランジスタ、０１〜Ｇ５はゲート、Ｄ５．Ｄ６
はアイソレイション用ダイオード。
図は、第１図の動作タイミングチャート図、第３図は、
ＦＥＴトランジスタの導通時等価回路、第４図はＦＥＴ
ｌ−ランジスタの非導通時等価回路、第５図は、ＦＥ
Ｔトランジスタの導通時特性、第６図は、本発明の交換
機通話路スイッチのブロック・ダイヤフラム、第７図、
第８図、第１０図、第１１図は、第６図各部の詳細図、
第９図は、第８図の動作タイムチャートである。 １はＦＥＴトランジスタ、３は充電用回路、４は放電用
回路、ＰＳＳはパスセレクション・セクション、ＸＰＳ
はクロスポイント・セクション、Ｐはクロスポイント、
ＤＥＣはデコーダ、ＦＦはフリップ・フロップ、ＣＩ、
ＣＩＩはクロック、Ｈは保持回路、ＸＰＩ、ＸＰ２はＦ
ＥＴ トランジスタ、０１〜Ｇ５はゲート、Ｄ５．Ｄ６
はアイソレイション用ダイオード。
Claims (1)
- 【特許請求の範囲】 １ マトリクス状に配設された開閉する接点Ｐｍｎを選
択駆動することにより複数の入線と複数の出線間で通話
路を形成する通話路スイッチであって、前記接点として
ダイオ−ドブリッチ回路と電界効果トランジスタＸＰ１
．ＸＰ２を使用し、該トランジスタのゲートとソース間
にコンデンサＣ１゜Ｃ２を接続するとともに、該コンデ
ンサの充電・放電の制御を行なう保持回路Ｈを設け、該
保持回路には前記コンデンサを充電する連続的にパルス
電流を発生する手段と、放電するためのリセット手段を
備え、前記接点を選択駆動する制御情報ＡＤＤ 、５Ｔ
ＡＴＥ、ＥＮＡＢＬＥ により作成される制御信号Ｓ
。 、Ｓｌ 、Ｒを前記保持回路へ入力して通話路を形成す
ることを特徴とする通話路スイッチ。 ２ 前記通話路と前記電界効果トランジスタの間にアイ
ソレイション用ダイオードを設けたことを特徴とする特
許請求の範囲第１項記載の通話路スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3791379A JPS5854709B2 (ja) | 1979-03-30 | 1979-03-30 | 通話路スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3791379A JPS5854709B2 (ja) | 1979-03-30 | 1979-03-30 | 通話路スイツチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55130286A JPS55130286A (en) | 1980-10-08 |
| JPS5854709B2 true JPS5854709B2 (ja) | 1983-12-06 |
Family
ID=12510778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3791379A Expired JPS5854709B2 (ja) | 1979-03-30 | 1979-03-30 | 通話路スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854709B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4417245A (en) * | 1981-09-02 | 1983-11-22 | International Business Machines Corp. | Digital space division exchange |
| AU556843B2 (en) * | 1982-04-07 | 1986-11-20 | Alcatel N.V. | Solid state relay |
-
1979
- 1979-03-30 JP JP3791379A patent/JPS5854709B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55130286A (en) | 1980-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930703685A (ko) | 액정 디스플레이용 선택 라인 스캐너로 사용되는 시프트 레지스터 | |
| CA1296796C (en) | Broadband signal switching equipment | |
| JPH06140882A (ja) | リセット制御可能な双安定フリップフロップ回路 | |
| JPH0433179B2 (ja) | ||
| JPS5854709B2 (ja) | 通話路スイツチ | |
| US1751263A (en) | Electrical switching system | |
| US4360809A (en) | Matrix switch and method of controlling cross point switch of a matrix switch | |
| CN212343647U (zh) | Mos管开关电路及其系统、电源、门锁和报警开关电路系统 | |
| EP0084721B1 (en) | Solid state relay | |
| US3953683A (en) | Interrupter for telephone systems | |
| JPS5994959A (ja) | 加入者線電圧極性反転方式 | |
| KR870001638B1 (ko) | 전화기의 후크 프레시(Hook Flash)회로 | |
| US5070253A (en) | Solid state control circuit for a dual battery power supply | |
| JP2511404B2 (ja) | 電子化電話機 | |
| RU2030837C1 (ru) | Коммутационное устройство электронного номеронабирателя | |
| SU1200409A1 (ru) | Имитатор переходных процессов в сети (его варианты) | |
| SU1370730A1 (ru) | Счетный триггер | |
| SU1138938A1 (ru) | Шаговый распределитель | |
| SU1522314A1 (ru) | Коммутатор | |
| SU1626366A1 (ru) | Матричный коммутатор | |
| CN117498842A (zh) | 一种射频开关电路及其偏置电路 | |
| SU1205304A1 (ru) | Универсальный счетчик | |
| JPH0432820Y2 (ja) | ||
| SU1559401A1 (ru) | N-канальный коммутатор | |
| SU788446A1 (ru) | Устройство искани в -звенном коммутационном поле |